PM7385 FREEDM-84A672
DATA SHEET
PMC-1990114
ISSUE 6
84 LINK, 672 CHANNEL FRAME ENGINE AND DATA LINK MANAGER
WITH ANY-PHY PACKET INTERFACE
6
PIN DIAGRAM
The FREEDM-84A672 is manufactured in a 352 pin enhanced ball grid array
(SBGA) package.
26
VSS
25
VSS
24
N.C.
23
D[2]
22
21
VDD2V5
D[7]
20
19
18
A[5]
17
A[9]
A[7]
A[4]
D[15]
16
ALE
15
CSB
14
VSS
13
VSS
12
11
10
9
8
7
6
5
4
3
N.C.
VSS
2
1
VSS
D[6]
D[3]
D[0]
N.C.
D[12]
D[10]
D[8]
D[5]
A[2]
D[13]
D[11]
D[9]
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
TWRB
TRDB
N.C.
N.C.
N.C.
TA[9]
VDD2V5
TA[10]
N.C.
N.C.
TA[8]
N.C.
N.C.
N.C.
VSS
A
B
A
B
TA[12]/
TRS
VSS
VDD3V3
VSS
VSS
TPA2[2]
N.C.
A[3]
A[10]
A[8]
A[6]
RDB
N.C.
INTB
VDD3V3
VDD2V5
N.C.
N.C.
TA[6]
N.C.
VDD3V3
VSS
VSS
TPA2[1]
VDD3V3
N.C.
D[4]
D[14]
VDD3V3
WRB
N.C.
VDD3V3
N.C.
RSTB
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
TA[0]
N.C.
N.C.
N.C.
SYSCLK
N.C.
VSS
C
C
TPA1[0] TPA2[0]
TXADDR TXADDR
VDD3V3
N.C.
D[1]
A[11]
VDD3V3 TA[11]
TA[7]
VDD3V3
N.C.
TA[5]
TA[4]
TA[2]
TA[1]
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
D
D
TPA1[2]
E
E
[9]
[12]
TXADDR TXADDR TXADDR
TPA1[1]
N.C.
F
F
[6]
[8]
[11]
TXADDR TXADDR
TXADDR
[10]
VDD2V5
TA[3]
VDD2V5
VDD3V3
N.C.
G
G
[3]
[5]
TXADDR TXADDR TXADDR
TXCLK
H
H
[2]
[4]
[7]
TXDATA TXDATA TXADDR
[13] [15] [1]
VDD3V3
J
J
TXDATA TXDATA TXDATA TXADDR
K
K
[9]
[11]
[14]
[0]
TXDATA TXDATA TXDATA
N.C.
N.C.
L
L
[8]
[10]
[12]
TXDATA
[7]
N.C.
TSX
TXPRTY
N.C.
M
M
TXDATA TXDATA
VSS
VSS
VDD2V5
VDD3V3
N
N
[5]
[6]
BOTTOM VIEW
TXDATA TXDATA
[4] [3]
VDD3V3
VDD2V5 RCLK[2]
VSS
P
P
TXDATA TXDATA TXDATA
TMOD
RENB
RD[0]
N.C.
RD[1] RCLK[1] RD[2]
R
R
[2]
[1]
[0]
TEOP
TERR
RVAL
N.C.
N.C.
TDI
N.C.
N.C.
TRSTB
TDO
RCLK[0]
N.C.
T
T
RXDATA
[15]
TRDY
REOP
RPA
RMOD
TCK
U
U
RXDATA
[14]
RERR
VDD3V3
VDD3V3
SBI3_EN
TD[1]
N.C.
V
V
RXDATA RXDATA RXDATA
[13] [11] [9]
RXPRTY
N.C.
TMS
W
W
RXDATA RXDATA RXDATA RXDATA
VDD2V5 SBI1_EN FASTCLK
Y
Y
[12]
[10]
[8]
[6]
RXDATA RXDATA
VDD2V5
RSX
C1FP_OUT TCLK[1] TD[0] SBI2_EN
AA
AB
AC
AD
AE
AF
AA
AB
AC
AD
AE
AF
[5]
[2]
RXDATA RXDATA RXDATA
N.C.
AV5
VDD3V3
N.C.
REFCLK
N.C.
TD[2] TCLK[0]
[7]
[4]
[1]
RXDATA RXDATA
RXADDR
[1]
TDAT
[14]
TDAT
[11]
ADATA
[7]
DDATA
[4]
DDATA
VDD3V3
N.C.
VDD3V3
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
VDD3V3
N.C.
N.C.
N.C.
N.C.
N.C.
TDAT[7]
N.C.
VDD3V3 AJUST_REQ
ADETECT
N.C.
DDP
N.C.
ADP
APL
VSS
TCLK[2]
DPL
[3]
[0]
[1]
RXADDR
[2]
TDAT
[13]
ADATA
[6]
ADATA
[4]
DDATA
[2]
ADATA
[1]
N.C.
VSS
VDD3V3
VSS
N.C.
N.C.
TDAT[8]
N.C.
TDAT[6] TDAT[4] TDAT[3]
N.C.
N.C.
VDD3V3
VSS
[0]
TDAT
[15]
TDAT
[12]
TDAT
[10]
DDATA
[7]
DDATA
[5]
DDATA
[3]
ADATA
[2]
DDATA
[0]
VSS
VSS
VDD3V3
VSS
RXCLK
PMCTEST
N.C.
22
N.C.
VDD2V5
VSS
N.C.
VSS
TDAT[2] TDAT[0]
C1FP
DV5
VDD3V3
VSS
VSS
RXADDR
[0]
DDATA
[6]
ADATA
[5]
ADATA
[3]
ADATA
[0]
ADETECT
TDAT[1]
[1]
N.C.
VDD2V5
21
N.C.
19
TDAT[9]
18
TDAT[5]
N.C.
10
VDD2V5
AACTIVE
N.C.
VSS
26
25
24
23
20
17
16
15
14
13
12
11
9
8
7
6
5
4
3
2
1
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
9