欢迎访问ic37.com |
会员登录 免费注册
发布采购

UPD31172F1-48-FN 参数 Datasheet PDF下载

UPD31172F1-48-FN图片预览
型号: UPD31172F1-48-FN
PDF下载: 下载PDF文件 查看货源
内容描述: VRC4172TM伴侣芯片VR4121TM [VRC4172TM COMPANION CHIP FOR VR4121TM]
分类和应用: 多功能外围设备微控制器和处理器光电二极管时钟
文件页数/大小: 44 页 / 275 K
品牌: NEC [ NEC ]
 浏览型号UPD31172F1-48-FN的Datasheet PDF文件第28页浏览型号UPD31172F1-48-FN的Datasheet PDF文件第29页浏览型号UPD31172F1-48-FN的Datasheet PDF文件第30页浏览型号UPD31172F1-48-FN的Datasheet PDF文件第31页浏览型号UPD31172F1-48-FN的Datasheet PDF文件第33页浏览型号UPD31172F1-48-FN的Datasheet PDF文件第34页浏览型号UPD31172F1-48-FN的Datasheet PDF文件第35页浏览型号UPD31172F1-48-FN的Datasheet PDF文件第36页  
µPD31172  
(e) Write timing in EPP1.9 mode  
Parameter  
IOCHRDY setup time  
Symbol  
Conditions  
MIN.  
MAX.  
3 T  
Unit  
ns  
t22  
t23  
t24  
CD (7:0) output delay time  
30  
ns  
STROBE# setup time, DIR1284 cancellation time  
5 T  
ns  
(from IOW# )  
STROBE# setup time, DIR1284 cancellation time  
t25  
4 T  
ns  
ns  
(from BUSY )  
SELECTIN#, AUTOFEED# setup time  
t26  
0
(from STROBE# , valid data output)  
Timeout generation time  
t27  
t28  
10  
µs  
SELECTIN#, AUTOFEED# cancellation time  
3 T  
ns  
(from IOW# )  
IOCHRDY cancellation time  
t29  
t30  
t31  
4 T  
ns  
ns  
ns  
CD (7:0) hold time  
1 T  
1 T  
STROBE# cancellation time, DIR1284 setup time  
Remark T: Parallel interface internal clock cycle (41.6 ns (MIN.))  
AD (24:0),  
Valid data  
DATA (31:0)  
(input)  
t27  
IOW# (input)  
t
22  
t
29  
IOCHRDY  
(output)  
t
24  
t
31  
STROBE#  
(output)  
t
26  
t
28  
SELECTIN#  
AUTOFEED#  
(output)  
t
t
23  
24  
t
t
30  
31  
CD (7:0)  
(output)  
Valid data  
DIR1284  
(output)  
t
25  
BUSY  
(input)  
32  
Data Sheet U14388EJ2V0DS00  
 复制成功!