欢迎访问ic37.com |
会员登录 免费注册
发布采购

MC145151DW2 参数 Datasheet PDF下载

MC145151DW2图片预览
型号: MC145151DW2
PDF下载: 下载PDF文件 查看货源
内容描述: 并行输入锁相环频率合成器 [Parallel-Input PLL Frequency Synthesizer]
分类和应用: 信号电路锁相环或频率合成电路光电二极管
文件页数/大小: 36 页 / 718 K
品牌: MOTOROLA [ MOTOROLA ]
 浏览型号MC145151DW2的Datasheet PDF文件第22页浏览型号MC145151DW2的Datasheet PDF文件第23页浏览型号MC145151DW2的Datasheet PDF文件第24页浏览型号MC145151DW2的Datasheet PDF文件第25页浏览型号MC145151DW2的Datasheet PDF文件第27页浏览型号MC145151DW2的Datasheet PDF文件第28页浏览型号MC145151DW2的Datasheet PDF文件第29页浏览型号MC145151DW2的Datasheet PDF文件第30页  
TIMING REQUIREMENTS (Input t = t = 10 ns unless otherwise indicated)  
r
f
V
DD  
V
Guaranteed Limit  
Guaranteed Limit  
25°C  
– 40 to 85°C  
Symbol  
Parameter  
Unit  
f
Serial Data Clock Frequency, Assuming 25% Duty Cycle  
3
5
9
dc to 5.0  
dc to 7.1  
dc to 10  
dc to 3.5  
dc to 7.1  
dc to 10  
MHz  
clk  
NOTE: Refer to CLK t  
(Figure 6)  
below  
w(H)  
t
Minimum Setup Time, Data to CLK  
(Figure 7)  
3
5
9
30  
20  
18  
30  
20  
18  
ns  
ns  
ns  
ns  
ns  
µs  
su  
t
Minimum Hold Time, CLK to Data  
(Figure 7)  
3
5
9
40  
20  
15  
40  
20  
15  
h
t
su  
Minimum Setup Time, CLK to ENB  
(Figure 7)  
3
5
9
70  
32  
25  
70  
32  
25  
t
Minimum Recovery Time, ENB to CLK  
(Figure 7)  
3
5
9
5
10  
20  
5
10  
20  
rec  
t
Minimum Pulse Width, CLK and ENB  
(Figure 6)  
3
5
9
50  
35  
25  
70  
35  
25  
w(H)  
t , t  
r f  
Maximum Input Rise and Fall Times — Any Input  
(Figure 8)  
3
5
9
5
4
2
5
4
2
SWITCHING WAVEFORMS  
— V  
DD  
t
DATA  
w(H)  
50%  
— V  
DD  
V
SS  
CLK,  
ENB  
t
su  
50%  
t
h
V
*
SS  
1
— V  
V
DD  
4 f  
clk  
LAST  
CLK  
FIRST  
CLK  
CLK  
ENB  
50%  
SS  
*Assumes 25% Duty Cycle.  
t
t
su  
rec  
— V  
V
DD  
Figure 6.  
50%  
SS  
PREVIOUS  
DATA  
LATCHED  
t
t
f
t
ANY  
OUTPUT  
— V  
DD  
90%  
10%  
Figure 7.  
V
SS  
Figure 8.  
MC145151–2 through MC145158–2  
26  
MOTOROLA  
 复制成功!