欢迎访问ic37.com |
会员登录 免费注册
发布采购

MSU2051C25 参数 Datasheet PDF下载

MSU2051C25图片预览
型号: MSU2051C25
PDF下载: 下载PDF文件 查看货源
内容描述: 低工作电压为16 MHz ROM MCU少 [low working voltage 16 MHz ROM less MCU]
分类和应用:
文件页数/大小: 21 页 / 121 K
品牌: MOSEL [ MOSEL VITELIC, CORP ]
 浏览型号MSU2051C25的Datasheet PDF文件第3页浏览型号MSU2051C25的Datasheet PDF文件第4页浏览型号MSU2051C25的Datasheet PDF文件第5页浏览型号MSU2051C25的Datasheet PDF文件第6页浏览型号MSU2051C25的Datasheet PDF文件第8页浏览型号MSU2051C25的Datasheet PDF文件第9页浏览型号MSU2051C25的Datasheet PDF文件第10页浏览型号MSU2051C25的Datasheet PDF文件第11页  
MO SEL VITELIC  
MSU2051/U2031  
Operating Conditions  
Symbol  
Description  
Min.  
0
Typ.  
25  
Max.  
70  
Unit  
°C  
Remarks  
t
A
Ambient temperature under bias  
Supply voltage  
V CC3  
V CC5  
f osc 16  
f osc 25  
f osc 40  
2.7  
4.5  
3.0  
16  
3.0  
5.0  
16  
4.5  
5.5  
16  
V
U20x1L  
V
U20x1S, U20x1C  
U20x1i16  
Oscillator Frequency  
MHz  
MHz  
MHz  
25  
25  
U20x1i25  
25  
40  
40  
U20x1i40  
AC Characteristics  
(16/25/40 MHz, operating conditions; CL for Port 0, ALE and PSEN Outputs=150pF; CL for all OtherOutputs=80pF)  
f osc 16  
Valid  
Cycle  
RD/WRT  
RD/WRT  
RD/WRT  
RD  
Variable f osc  
Parameter  
Min. Typ. Max  
Min.  
Typ.  
Max.  
Unit Remarks  
Symbol  
T LHLL  
T AVLL  
T LLAX  
T LLIV  
ALE pulse width  
115  
43  
nS  
nS  
nS  
2xT - 10  
T - 20  
Address Valid to ALE low  
Address Hold after ALE low  
ALE low to Valid Instruction In  
ALE low to #PSEN low  
#PSEN pulse width  
53  
T - 10  
240  
4xT - 10 nS  
RD  
53  
nS  
T LLPL  
T PLPH  
T PLIV  
T - 10  
RD  
173  
177  
0
nS  
3xT - 10 nS  
nS  
3xT - 15  
#PSEN low to Valid Instruction In  
Instruction Hold after #PSEN  
Instruction Float after #PSEN  
Address to Valid Instruction In  
#PSEN low to Address Float  
#RD pulse width  
RD  
T PXIX  
RD  
0
RD  
87  
T + 25 nS  
5xT - 20 nS  
10 nS  
nS  
T PXIZ  
RD  
292  
10  
T AVIV  
T PLAZ  
T RLRH  
T WLWH  
T RLDV  
T RHDX  
T RHDZ  
T LLDV  
T AVDV  
T LLYL  
T AVYL  
T QVWH  
T QVWX  
T WHQX  
T RLAZ  
T YHLH  
T CHCL  
T CLCX  
T CLCH  
T CHCX  
T, T CLCL  
RD  
RD  
365  
365  
302  
0
6xT - 10  
6xT - 10  
#WR pulse width  
WRT  
RD  
nS  
#RD low to Valid Data in  
Data Hold after #RD  
5xT - 10 nS  
nS  
RD  
0
Data Float after #RD  
RD  
145  
490  
542  
2xT + 20 nS  
8xT - 10 nS  
9xT - 20 nS  
3xT + 10 nS  
nS  
ALE low to Valid Data In  
Address to Valid Data In  
ALE low to #WR or #RD low  
RD  
RD  
RD/WRT  
178  
230  
403  
38  
197  
3xT - 10  
4xT - 20  
7xT - 35  
T - 25  
Address Valid to #WR or #RD low RD/WRT  
Data Valid to #WR High  
Data Valid to #WR transition  
Data hold after #WR  
#RD low to Address Float  
#WR or #RD high to ALE high  
Clock fall time  
WRT  
WRT  
WRT  
RD  
nS  
nS  
73  
nS  
T + 10  
5
nS  
RD/WRT  
53  
72  
T + 10 nS  
T - 10  
nS  
nS  
nS  
nS  
nS  
Clock low time  
Clock rise time  
Clock high time  
Clock period  
63  
1/ fosc  
Rev. 1.0 February 1998  
7
 复制成功!