初步信息
引脚说明
针＃
12
13
17
18
22
23
21
24
15, 40, 65, 86
16, 41, 52, 66,
79, 93
名字
TDO
TMS
X1/CLKIN
X2
PLL_LO
PLL_LI
VCO_VSS
VCO_VDD
VDD [0：3 ]
VSS [0： 5]
描述
MT90810
JTAG串行输出数据
（输出） 。如果不使用，该引脚应留
悬空。
JTAG模式控制输入
（ TTL输入） 。如果不使用，该引脚应
悬空。
时钟输入引脚/晶体振荡器引脚1 。
晶体振荡器引脚2
（输入） 。如果X1是时钟输入端，该引脚应
悬空。
PLL环路滤波器输出。
（输出6毫安驱动器） 。
PLL环路滤波器的输入。
(1
µA
低电平/高电平输入电流） 。
接地片上VCO 。
+5伏电源为片内VCO 。
+5伏电源。
地面上。
设备概述
敏迪MT90810是MVIP兼容设备。它
提供了一个完整的，符合成本效益，符合MVIP
在MVIP总线和各种接口之间
处理器，电话接口等的
电路。该FMIC支持384全双工，时间
时分复用（TDM ） ，信道。这些
信道被划分为256个全双工MVIP
通道和128全双工地方频道。该
采样速率为每信道为8kHz和宽度
每个信道的是8位的总数据速率
64千每个通道/秒。
的互连费的内部时钟电路既包括
模拟和数字PLL和支持所有MVIP时钟
模式。该装置可以被配置为一个定时
主即外部16.384MHz的晶振或
4.096 ， 8.192或16.384MHz的外部时钟源
用于产生MVIP时钟信号。该设备可以
也可以作为一个奴隶的MVIP总线操作，
它的主时钟同步到4MHz的MVIP
总线时钟。
设备的本地串行接口支持PCM
2.048 ， 4.096速率和8.192Mb / s时，每通道
消息模式中，一个附加的控制流，以及
通过微处理器并行端口DMA 。
此外，固定及流动互连可编程的组
输出帧信号和本地输出时钟可能
可以用于提供适当的框架和时钟
脉冲来驱动其他地方串行总线，如GCI 。
微处理器接口，可以读取和
写入的数据存储器，连接存储器和
所有的内部控制寄存器。连接和
数据存储器可被读取和更新，而
MVIP总线是活动的，即，连接可
在不中断总线活动。
功能说明
开关
的互连费提供了将数据从任何开关
输入信道到任何输出通道。这是
通过缓冲剂的每一个样品完成
信道在一个片上384字节的静态RAM。样本
被写入到这个数据RAM中的一个固定的顺序，并
在由编程确定的顺序读出
的连接存储器。输入移位寄存器和
保持锁存器的每个输入数据流组成的
串行到并行上的输入转换模块
该FMIC和输出保持寄存器的移位
寄存器构成并行到串行转换
块上的互连费的输出。
数据存储器
数据存储是一个384字节静态RAM块，
提供了缓冲的一个样本为每个384的
通道。输入移位寄存器和锁存保持为
每个输入流构成了串行到并行
输入转换模块。每个输入通道
映射到一个独特的位置，在RAM中，如图所示
表18 - “数据存储器映射” 。
数据存储器可被读取和写入的
微处理器（请参阅“软件控制”进一步
详细说明） 。注意，写入到数据存储器可以是
徒劳的，因为内容将被覆盖
上的串行输入数据流的输入数据。
2-149
MITEL [ MITEL NETWORKS CORPORATION ]
