MT8940
ISO- CMOS
ENVC
MS0
C12i
MS1
F0i
F0b
MS2
C16i
ENC4o
C8Kb
C4o
VSS
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
VDD
RST
CV
CVB
Yo
Bi
Ai
MS3
ENC2o
C2o
C2o
C4b
图2 - 引脚连接
引脚说明
针＃
1
名字
EN
CV
描述
可变时钟使能（ TTL兼容输入）
- 该输入（内部上拉至V
DD
）直接
控制下的所有工作模式下的CV （引脚22 ）的三种状态。当高，使
CV和低的时候，把它在高阻抗状态。它也控制的三态
CVB信号（引脚21 ）如果MS1低。当EN
CV
为高电平时，销CVB是输出和时
低时，它是处于高阻抗状态。然而，如果移动用户是HIGH时， CVB总是输入。
模式选择' 0'输入（ TTL兼容） -
该输入（内部上拉至V
SS
）结合
与MS1 （引脚4 ）选择操作为的DPLL的主要模式。 （参照表1和表
2).
时钟12.355 MHz的输入（ TTL兼容） -
主时钟输入为12.355兆赫± 100ppm的
对于DPLL ＃ 1 。
模式选择- 1输入（ TTL兼容） -
该输入（内部上拉至V
SS
）结合
与MS0 （引脚2 ）选择操作为的DPLL的主要模式。 （参照表1和表
2)
帧脉冲输入（ TTL兼容） -
这是帧脉冲输入（内部上拉至
V
DD
）以8 kHz 。 DPLL的＃1锁到该输入，以产生T1的下降沿（ 1.544
MHz）的时钟。
帧脉冲双向（ TTL兼容输入和图腾柱输出） -
根据
选择用于DPLL的＃2的次要模式中，它提供8千赫帧脉冲输出或动作
作为输入（内部上拉至V
DD
）到外部帧脉冲。
模式选择- 2输入（ TTL兼容） -
该输入（内部上拉至V
DD
）结合
与MS3 （引脚17 ）选择操作的DPLL ＃ 2次要模式。 （请参阅表3）。
时钟16.388 MHz的输入（ TTL兼容） -
主时钟输入为16.388 MHz的± 32 ppm的
DPLL ＃ 2 。
启用4.096 MHz时钟（ TTL兼容输入）
- 此高电平有效输入（内部上拉
到V
DD
），使-C 40 （引脚11 ）输出。低电平时，输出-C 40处于高阻
条件。
2
MS0
3
4
C12i
MS1
5
F0i
6
F0b
7
8
9
MS2
C16i
EN
C4o
3-28
MITEL [ MITEL NETWORKS CORPORATION ]
