DC and Switching Characteristics
LatticeECP2/M Family Data Sheet
Lattice Semiconductor
LatticeECP2/M External Switching Characteristics9 (Continued)
Over Recommended Operating Conditions
-7
-6
-5
Parameter
Description
Device
Min.
0.250
0.250
133
Max.
—
Min.
0.250
0.250
133
Max.
—
Min.
0.250
0.250
133
Max.
—
Units
UI
t
t
f
Data Valid Before DQS (DDR Write) ECP2/M
DQVBS
Data Valid After DQS (DDR Write)
ECP2/M
ECP2/M
—
—
—
UI
DQVAS
DDR Clock Frequency
266
200
166
MHz
MAX_DDR2
SPI4.2 I/O Pin Parameters Static Alignment4, 8, 11
ECP2-20
ECP2-35
ECP2-50
ECP2-70
ECP2M20
ECP2M35
ECP2M50
ECP2M70
ECP2M100
ECP2-20
ECP2-35
ECP2-50
ECP2-70
ECP2M20
ECP2M35
ECP2M50
ECP2M70
ECP2M100
ECP2-20
ECP2-35
ECP2-50
ECP2-70
ECP2M20
ECP2M35
ECP2M50
ECP2M70
ECP2M100
ECP2-20
ECP2-35
ECP2-50
ECP2-70
ECP2M20
ECP2M35
ECP2M50
ECP2M70
ECP2M100
—
—
750
750
750
750
622
622
622
622
622
0.25
0.25
0.25
0.25
0.21
0.21
0.21
0.21
0.21
—
—
—
622
622
622
622
622
622
622
622
622
0.25
0.25
0.25
0.25
0.21
0.21
0.21
0.21
0.21
—
—
—
622
622
622
622
622
622
622
622
622
0.25
0.25
0.25
0.25
0.21
0.21
0.21
0.21
0.21
—
Mbps
Mbps
Mbps
Mbps
Mbps
Mbps
Mbps
Mbps
Mbps
UI
—
—
—
—
—
—
Maximum Data Rate
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
UI
—
—
—
UI
—
—
—
UI
t
t
t
Data Valid After CLK (Receive)
Data Hold After CLK (Receive)
Data Invalid After Clock (Transmit)
—
—
—
UI
DVACLKSPI
DVECLKSPI
DIASPI
—
—
—
UI
—
—
—
UI
—
—
—
UI
—
—
—
UI
0.75
0.75
0.75
0.75
0.79
0.79
0.79
0.79
0.79
—
0.75
0.75
0.75
0.75
0.79
0.79
0.79
0.79
0.79
—
0.75
0.75
0.75
0.75
0.79
0.79
0.79
0.79
0.79
—
UI
—
—
—
UI
—
—
—
UI
—
—
—
UI
—
—
—
UI
—
—
—
UI
—
—
—
UI
—
—
—
UI
—
—
—
UI
280
280
280
280
230
230
230
230
230
280
280
280
280
230
230
230
230
230
280
280
280
280
230
230
230
230
230
ps
—
—
—
ps
—
—
—
ps
—
—
—
ps
—
—
—
ps
—
—
—
ps
—
—
—
ps
—
—
—
ps
—
—
—
ps
3-24
LATTICE [ LATTICE SEMICONDUCTOR ]
