DC and Switching Characteristics
LatticeECP2/M Family Data Sheet
Lattice Semiconductor
LatticeECP2/M External Switching Characteristics9
Over Recommended Operating Conditions
-7
-6
-5
Parameter
Description
Device
Min.
Max.
Min.
Max.
Min.
Max.
Units
General I/O Pin Parameters (using Primary Clock without PLL)1
LFE2-6
—
3.50
3.50
3.50
3.50
3.50
3.70
3.90
3.90
4.50
4.50
4.50
—
—
3.90
3.90
3.90
3.90
3.90
4.10
4.30
4.30
5.00
5.00
5.00
—
—
4.20
4.20
4.20
4.20
4.20
4.40
4.70
4.70
5.40
5.40
5.40
—
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
LFE2-12
LFE2-20
LFE2-35
—
—
—
—
—
—
—
—
—
LFE2-50
—
—
—
Clock to Output - PIO Output
Register
t
t
t
LFE2-70
LFE2M20
LFE2M35
LFE2M50
LFE2M70
LFE2M100
LFE2-6
—
—
—
CO
SU
H
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
1.40
1.40
1.40
1.40
1.40
1.40
1.40
1.40
1.80
1.80
1.80
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
1.70
1.70
1.70
1.70
1.70
1.70
1.70
1.70
2.10
2.10
2.10
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
0.00
1.90
1.90
1.90
1.90
1.90
1.90
1.90
1.90
2.30
2.30
2.30
LFE2-12
LFE2-20
LFE2-35
LFE2-50
LFE2-70
LFE2M20
LFE2M35
LFE2M50
LFE2M70
LFE2M100
LFE2-6
—
—
—
—
—
—
—
—
—
—
—
—
Clock to Data Setup - PIO Input
Register
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
LFE2-12
LFE2-20
LFE2-35
LFE2-50
LFE2-70
LFE2M20
LFE2M35
LFE2M50
LFE2M70
LFE2M100
—
—
—
—
—
—
—
—
—
—
—
—
Clock to Data Hold - PIO Input
Register
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
3-19
LATTICE [ LATTICE SEMICONDUCTOR ]
