Pinout Information
LatticeECP2/M Family Data Sheet
Lattice Semiconductor
LFE2-6E/SE and LFE2-12E/SE Logic Signal Connections: 256 fpBGA (Cont.)
LFE2-6E/SE
LFE2-12E/SE
Ball
Number
Ball/Pad
Function
Ball/Pad
Function
Bank Dual Function
Differential
Bank Dual Function
Differential
F15
G11
F14
PR11B
PR12B
PR11A
VCCIO2
PR12A
PR10B
PR10A
GNDIO2
PR8B
2
2
2
2
2
2
2
-
RDQ10
RDQ10
RDQ10
C
C (LVDS)*
T
PR11B
PR12B
PR11A
VCCIO2
PR12A
PR10B
PR10A
GNDIO2
PR8B
2
2
2
2
2
2
2
-
RDQ10
RDQ10
RDQ10
C
C (LVDS)*
T
VCCIO
F12
RDQ10
RDQ10
T (LVDS)*
C (LVDS)*
T (LVDS)*
RDQ10
RDQ10
T (LVDS)*
C (LVDS)*
T (LVDS)*
G14
G13
GND
F16
RDQS10
RDQS10
2
2
2
2
2
2
2
2
2
-
RDQ10
RDQ10
RDQ10
RDQ10
C (LVDS)*
2
2
2
2
2
2
2
2
2
-
RDQ10
RDQ10
RDQ10
RDQ10
C (LVDS)*
F9
PR9B
C
T (LVDS)*
T
PR9B
C
T (LVDS)*
T
E16
PR8A
PR8A
F10
PR9A
PR9A
VCCIO
D16
D15
C15
C16
GND
D14
B16
VCCIO2
PR7B
VCCIO2
PR7B
RDQ10
RDQ10
C
RDQ10
RDQ10
C
PR7A
T
C (LVDS)*
C
PR7A
T
C (LVDS)*
C
PR4B
PR4B
PR5B
PR5B
GNDIO2
PR4A
GNDIO2
PR4A
2
2
2
2
2
1
1
-
T (LVDS)*
T
2
2
2
2
2
1
1
-
T (LVDS)*
T
PR5A
PR5A
F13
PR2B
VREF2_2
C (LVDS)*
PR2B
VREF2_2
C (LVDS)*
VCCIO
E13
VCCIO2
PR2A
VCCIO2
PR2A
VREF1_2
VREF2_1
VREF1_1
T (LVDS)*
VREF1_2
VREF2_1
VREF1_1
T (LVDS)*
F11
PT28B
PT28A
GNDIO1
PT27B
PT26B
PT27A
VCCIO1
PT26A
PT25B
PT24B
PT25A
PT24A
PT23B
GNDIO1
PT22B
PT23A
VCCIO1
PT22A
PT21B
PT20B
PT21A
PT20A
C
T
PT55B
PT55A
GNDIO1
PT54B
PT53B
PT54A
VCCIO1
PT53A
PT52B
PT51B
PT52A
PT51A
PT50B
GNDIO1
PT49B
PT50A
VCCIO1
PT49A
PT48B
PT47B
PT48A
PT47A
C
T
E11
GND
A15
1
1
1
1
1
1
1
1
1
1
-
C
C
T
1
1
1
1
1
1
1
1
1
1
-
C
C
T
E12
B15
VCCIO
D12
B14
T
C
C
T
T
C
C
T
C14
A14
D13
C13
GND
A13
T
T
C
C
1
1
1
1
1
1
1
1
C
T
1
1
1
1
1
1
1
1
C
T
B13
VCCIO
A12
T
C
C
T
T
T
C
C
T
T
B11
D11
A11
C11
4-35
LATTICE [ LATTICE SEMICONDUCTOR ]
