IS42S16400F
IC42S16400F
概述
64MB的SDRAM是高速CMOS ，动态
随机存取存储器的设计在3.3V操作
memory systems containing 67,108,864 bits. Internally
配置为四组的DRAM ，具有同步
interface. Each 16,777,216-bit bank is organized as 4,096
行，256列16位。
The 64Mb SDRAM includes an AUTO REFRESH MODE,
和节电，省电模式。所有的信号都
登记在时钟信号CLK的上升沿。
所有输入和输出都是LVTTL兼容。
The 64Mb SDRAM has the ability to synchronously burst
在高数据速率的自动列地址的数据
一代，有能力内部银行之间的交错
隐藏预充电时间和能力，以随机
在更改地址栏上的每个时钟周期
突发存取。
在突发年底启动自定时行预充电
序列是可用的自动预充电功能
启用。预充电一家银行在访问中的一个
其他三家银行将隐藏预充电周期，并提供
无缝的，高速的，随机存取操作。
SDRAM的读取和写入访问被爆导向出发
在选定的位置，并继续进行编程
在编程顺序位置号。该
激活命令的登记开始访问，
其次是读或写命令。在ACTIVE
命令与注册地址位结合
用于选择和行要访问（ BA0 ，
BA1 select the bank; A0-A11 select the row). The READ
或与地址位一起写命令
注册的用于选择起始列位置
对于突发的访问。
可编程的读或写突发长度由
1，2， 4和8的位置，或整页，用一个脉冲串终止
选项。
功能框图
CLK
CKE
CS
RAS
CAS
WE
A10
DQM
命令
解码器
＆放大器;
时钟
发电机
DATA IN
卜FF器
16
16
模式
注册
12
刷新
调节器
DQ 0-15
自
刷新
调节器
A11
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
BA0
BA1
12
16
数据输出
卜FF器
V
DD
/V
DDQ
GND / GNDQ
16
刷新
计数器
4096
4096
4096
4096
行解码器
多路复用器
12
记忆细胞
ARRAY
ROW
地址
LATCH
12
ROW
地址
卜FF器
BANK 0
SENSE AMP I / O GATE
COLUMN
地址锁存
8
256K
(x 16)
银行控制逻辑
串计数器
COLUMN
地址缓冲器
列解码器
8
2
集成的芯片解决方案，公司 - www.issi.com
REV 。一
03/19/08
ISSI [ INTEGRATED SILICON SOLUTION, INC ]
