AS7C25512PFS32A
AS7C25512PFS36A
®
Pin and ball assignment
100-pin TQFP - top view
$
$
&(
&(
%:G
%:F
%:E
%:D
&(
9
''
9
66
&/.
*:(
%:(
2(
$'6&
$'63
$'9
$
$
1&'43F
'4F
'4F
9
''4
9
664
'4F
'4F
'4F
'4F
9
664
9
''4
'4F
'4F
)7
9
''
1&
9
66
'4G
'4G
9
''4
9
664
'4G
'4G
'4G
'4G
9
664
9
''4
'4G
'4G
1&'43G
74)3 [ PP
'43E1&
'4E
'4E
9
''4
9
664
'4E
'4E
'4E
'4E
9
664
9
''4
'4E
'4E
9
66
1&
9
''
==
'4D
'4D
9
''4
9
664
'4D
'4D
'4D
'4D
9
664
9
''4
'4D
'4D
'43D1&
1RWH )RU SLQV DQG 1& DSSOLHV WR WKH [ FRQILJXUDWLRQ '43Q DSSOLHV WR WKH [
Ball assignment for 165-ball BGA for 512K x 36
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
1
NC
NC
DQPc
DQc
DQc
DQc
DQc
FT
DQd
DQd
DQd
DQd
DQPd
NC
LBO
2
A
A
NC
3
CE0
CE1
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
/%2
$
$
$
$
$
$
1&
1&
9
66
9
''
$
$
$
$
$
$
$
$
$
4
BWc
BWd
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
5
BWb
BWa
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
Vss
Vss
Vss
Vss
NC
TDI
TMS
6
CE2
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
1
A0
1
7
BWE
GWE
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
TDO
TCK
8
ADSC
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
DQb
DQb
DQb
DQb
NC
DQa
DQa
DQa
DQa
NC
A
A
11
NC
NC
DQPb
DQb
DQb
DQb
DQb
ZZ
DQa
DQa
DQa
DQa
DQPa
A
A
DQc
DQc
DQc
DQc
NC
DQd
DQd
DQd
DQd
NC
NC
NC
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
1 A0 and A1 are the two least significant bits (LSB) of the address field and set the internal burst counter if burst is desired.
12/2/02, v. 0.9.1
Alliance Semiconductor
2 of 21
ISSI [ INTEGRATED SILICON SOLUTION, INC ]
