欢迎访问ic37.com |
会员登录 免费注册
发布采购

80960JD-40 参数 Datasheet PDF下载

80960JD-40图片预览
型号: 80960JD-40
PDF下载: 下载PDF文件 查看货源
内容描述: 嵌入式32位微处理器 [EMBEDDED 32-BIT MICROPROCESSOR]
分类和应用: 微处理器
文件页数/大小: 61 页 / 1555 K
品牌: INTEL [ INTEL ]
 浏览型号80960JD-40的Datasheet PDF文件第29页浏览型号80960JD-40的Datasheet PDF文件第30页浏览型号80960JD-40的Datasheet PDF文件第31页浏览型号80960JD-40的Datasheet PDF文件第32页浏览型号80960JD-40的Datasheet PDF文件第34页浏览型号80960JD-40的Datasheet PDF文件第35页浏览型号80960JD-40的Datasheet PDF文件第36页浏览型号80960JD-40的Datasheet PDF文件第37页  
A
80960JD  
Notes  
Table 17. 80960JD AC Characteristics (40 MHz) (Sheet 2 of 3)  
Symbol  
Parameter  
Min  
0.5TC + 3.5  
3.5  
Max  
0.5TC + 18  
16  
Units  
ns  
TOV2  
TOF  
Output Valid Delay, DT/R  
Output Float Delay  
ns  
(4)  
SYNCHRONOUS INPUT TIMINGS  
TIS1  
TIH1  
TIS2  
TIH2  
Input Setup to CLKIN — AD31:0, NMI,  
XINT7:0  
8
2
9
1
ns  
ns  
ns  
ns  
(5)  
(5)  
(6)  
(6)  
Input Hold from CLKIN — AD31:0, NMI,  
XINT7:0  
Input Setup to CLKIN — RDYRCV and  
HOLD  
Input Hold from CLKIN — RDYRCV and  
HOLD  
TIS3  
TIH3  
TIS4  
TIH4  
Input Setup to CLKIN — RESET  
Input Hold from CLKIN — RESET  
Input Setup to RESET — ONCE, STEST  
8
2
8
2
ns  
ns  
ns  
ns  
(7)  
(7)  
(8 )  
(8)  
Input Hold from RESET — ONCE,  
STEST  
RELATIVE OUTPUT TIMINGS  
TLXL  
TLXA  
ALE/ALE Width  
(9)  
Address Hold from ALE/ALE Inactive  
Equal  
Loading (9)  
0.5TC - 7.5  
ns  
TDXD  
DT/R Valid to DEN Active  
Equal  
Loading (9)  
BOUNDARY SCAN TEST SIGNAL TIMINGS  
0.5TF  
TBSF  
TCK Frequency  
TCK High Time  
MHz  
ns  
TBSCH  
15  
Measured at  
1.5 V (1)  
TBSCL  
TBSCR  
TBSCF  
TCK Low Time  
TCK Rise Time  
TCK Fall Time  
15  
ns  
ns  
ns  
Measured at  
1.5 V (1)  
5
5
0.8 V to 2.0  
V (1)  
2.0 V to 0.8  
V (1)  
TBSIS1  
TBSIH1  
TBSOV1  
TBSOF1  
Input Setup to TCK — TDI, TMS  
Input Hold from TCK — TDI, TMS  
TDO Valid Delay  
4
6
3
3
ns  
ns  
ns  
ns  
30  
30  
(1, 10)  
(1, 10)  
TDO Float Delay  
29  
PRELIMINARY  
 复制成功!