欢迎访问ic37.com |
会员登录 免费注册
发布采购

1524AM 参数 Datasheet PDF下载

1524AM图片预览
型号: 1524AM
PDF下载: 下载PDF文件 查看货源
内容描述: [Clock Generator, 250MHz, CMOS, PDSO24, 0.300INCH, SOIC-24]
分类和应用: 时钟光电二极管外围集成电路晶体
文件页数/大小: 24 页 / 354 K
品牌: IDT [ INTEGRATED DEVICE TECHNOLOGY ]
 浏览型号1524AM的Datasheet PDF文件第3页浏览型号1524AM的Datasheet PDF文件第4页浏览型号1524AM的Datasheet PDF文件第5页浏览型号1524AM的Datasheet PDF文件第6页浏览型号1524AM的Datasheet PDF文件第8页浏览型号1524AM的Datasheet PDF文件第9页浏览型号1524AM的Datasheet PDF文件第10页浏览型号1524AM的Datasheet PDF文件第11页  
ICS1524A
Name:
Register:
Index:
Loop Control Register
1h
Read / Write*
Bit Name Bit # Reset Value Description
PFD0-2
Reserved
PSD 0-1
Reserved
0-2
3
4-5
6 -7
0
0
0
0
Charge Pump Gain
Reserved
Post-Scaler Divider
Reserved
Bit
0-2
Name
PFD0-2
Description
Charge Pump Gain
Bit 2
0
0
0
0
1
1
1
1
Bit 1
0
0
1
1
0
0
1
1
Bit 0
0
1
0
1
0
1
0
1
CP Ga i n ( µ A/ 2
π
r a d )
1
2
4
8
16
32
64
128
3
4-5
Reserved
PSD 0-1
Post-Scaler Divider — Divides the output of the VCO to the DPA and Feedback Divider.
Bit 5
0
0
1
1
Bit 4
0
1
0
1
PSD Divider
2 (default)
4
8
16
6-7
Reserved
*
Double-buffered register. Actual working registers are loaded during software PLL reset.
See register 8h for details.
ICS1524A Rev D 12/23/2005
7