Data Sheet
Preliminary
PowerPC 970FX
Figure 4-8. PowerPC 970FX Ball Placement (Bottom View)
AD1
AD2
AD3
AD4
AD5
AD6
AD7
AD8
AD9
AD10
AD11
LSSD_S ATTENTI
TOP_EN
ABLE
AD12
AD13
TDO
AD14
PSYNC_
OUT
AD15
AD16
AD17
TBEN
AD18
MCP
AD19
AD20
AD21
TCK
AD22
TMS
AD23
AD24
LSSD_S LSSD_S
TOPC2S TOPC2_
TAR_EN ENABLE
ABLE
OV
V
V
OV
OV
OV
OV
DD
GND
GND
GND
GND
GND
GND
GND
A
D
DD
DD
DD
DD
DD
DD
ON
AC1
AC2
AC3
AC4
AC5
AC6
AC7
AC8
AC9
AC10
AC11
AC12
AC13
AC14
AC15
C2_UND C1_UND
_GLOBA _GLOBA
AC16
AC17
AC18
AC19
BUS_CF
G1
AC20
AC21
AC22
AC23
AC24
BI_MOD
E
PULSE_ PULSE_
SEL0
V
V
V
V
V
V
V
V
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
A
C
DD
DD
DD
DD
DD
DD
DD
DD
DD
SEL2
L
L
AB1
AB2
AB3
AB4
SRESET
AB5
LSSDM
ODE
AB6
RAMST
OP_ENA
BLE
AB7
PLL_RA
NGE0
AB8
AB9
AB10
AB11
PULSE_
SEL1
AB12
QREQ
AB13
AB14
AB15
AB16
BUS_CF
G2
AB17
AB18
AB19
INT
AB20
AB21
TDI
AB22
AB23
AB24
SYNC_E
NABLE
A
B
V
V
V
V
V
V
V
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
AA1
DIODEN
EG
AA2
AA3
AA4
AA5 RI
AA6
AA7
AA8
AA9
AA10
PSYNC
AA11
AA12
AFN
AA13
SPARE
AA14
CKTER
M_DIS
AA15
AA16
AA17
AA18
AA19
BUS_CF
G0
AA20
I2CCK
AA21
AA22
GPULDB
G
AA23
AA24
A
A
PLL_MU PLL_RA
LT
V
V
OV
DD
V
V
OV
DD
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
NGE1
Y1
DIODEP
OS
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
Y10
Y11
Y12
Y13
Y14
Y15
Y16
Y17
Y18
Y19
Y20
Y21
I2CDT
Y22
Y23
Y24
Y
W
V
V
V
V
V
V
OV
DD
V
OV
DD
V
V
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
DD
W1
W2
W3
W4
SPARE2
W5
W6
W7
W8
W9
W10
W11
W12
W13
W14
W15
W16
W17
W18
W19
W20
TRST
W21
W22
W23
W24
PLLTES AVP_RE
T
V
V
V
V
V
V
V
V
OV
DD
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
SET
V1
V2
V3
V4
V5
PSRO_
Enable
V6
V7
V8
V9
V10
V11
V12
V13
V14
V15
V16
V17
V18
V19
V20
HRESET
V21
QACK
V22
V23
V24
BYPASS
THERM_ PSRO0
INT
V
V
V
V
V
V
V
V
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
DD
U1
U2
U3
U4
U5
U6
U7
U8
U9
U10
U11
U12
U13
U14
U15
U16
U17
U18
U19
LSSD_S
CAN_EN
ABLE
U20
U21
U22
U23
U24 DI2
V
V
V
V
V
V
V
V
V
V
V
DD
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
U
DD
DD
DD
DD
DD
DD
DD
DD
DD
DD
T2
KVPRBG
ND
T4
T6
T8
T9
T10
T11
T12
T13
T14
T15
T16
T17
T18
T19
T20
T21
T22
SYSCLK
T23
T24
T1 V
DD
T3 V
T5 V
DD
T7 V
DD
DD
PLLTES PLL_LO
TOUT
T
R
P
N
M
L
V
OV
DD
V
OV
DD
V
OV
DD
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
CK
R1
R2
R3
R4
R5
R6
R7
R8
R9
R10
R11
R12
R13
R14
R15
R16
R17
R18
R19
R20
CHKSTO
P
R21
R22
SYSCLK
R23
R24
ANALOG
_GND
Z_SENS KVPRBV
V
V
V
V
V
V
V
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
E
DD
P1
P2
Z_OUT
P3
P4
P5
P6
P7
P8
P9
P10
P11
P12
P13
P14
P15
P16
P17
P18
P19
P20
EI_DISA
BLE
P21
P22
P23
P24
AVDD
V
V
V
V
V
V
V
V
OV
DD
V
V
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
DD
DD
DD
N1
SPARE_
GND
N2
N3
ADOUT0
N4
N5
N6
N7
N8
N9
N10
N11
N12
N13
N14
N15
N16
N17
N18
N19
TRIGGE
ROUT
N20
N21
TRIGGE
RIN
N22
I2CGO
N23
N24
V
V
V
V
V
V
V
V
V
V
OV
DD
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
DD
DD
M1
M2
M3
ADOUT4
M4
M5
M6
M7
M8
M9
M10
M11
M12
M13
M14
M15
M16
M17
M18
M19
M20
M21
M22
M23
M24
PROCID PROCID
2
OV
DD
V
V
OV
DD
V
V
V
V
V
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
1
L1
L2
L3
L5
L7
L9
L10
L11
L12
L13
L14
L15
L16
L17
L18
L19
PROCID
0
L20
L21
SRIN1
L22
SRIN1
L23
L24
SRIN0
L4 V
L6 V
DD
L8 V
DD
DD
ADOUT3 SROUT0 SROUT0
OV
DD
V
V
OV
DD
V
V
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
K1
K2
K3
K4
K5
K6
K7
K8
K9
K10
K11
K12
K13
K14
K15
K16
K17
K18
K19
K20
K21
K22
ADIN6
K23
K24
SRIN0
K
J
ADOUT6 ADOUT2 ADOUT5
OV
DD
V
V
V
V
V
OV
DD
V
OV
DD
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
J1
J2
J3
J4
J5
J6
J7
J8
J9
J10
J11
J12
J13
J14
J15
J16
J17
J18
J19
J20
J21
ADIN1
J22
ADIN3
J23
J24
ADIN8
OV
DD
V
V
V
OV
DD
OV
DD
V
OV
DD
V
OV
DD
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
H1
H2
H3
H4
H5
H6
H7
H8
H9
H10
H11
H12
H13
H14
H15
H16
H17
H18
H19
H20
H21
ADIN0
H22
ADIN2
H23
ADIN7
H24
H
ADOUT8 ADOUT1 ADOUT7
V
V
V
V
V
V
V
V
OV
DD
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
G1
G2
G3
G4
G5
G6
G7
G8
G9
G10
G11
G12
G13
G14
G15
G16
G17
G18
G19
G20
G21
G22
G23
G24
G
F
SROUT1
ADOUT1 ADOUT9
3
ADIN14
ADIN9
ADIN11
ADIN13
V
V
V
V
V
V
V
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
F1
F2
F3
F4
ADOUT1
1
F5
F6
F7
F8
F9
F10
F11
F12
F13
F14
F15
F16
F17
F18
F19
F20
F21
ADIN25
F22
F23
ADIN10
F24
SROUT1 ADOUT1
0
OV
V
OV
DD
V
V
V
V
V
OV
DD
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
E1
E2
E3
E4
E5
E6
E7
E8
E9
E10
E11
E12
ADOUT1
6
E13
E14
E15
E16
E17
E18
E19
E20
ADIN21
E21
ADIN22
E22
E23
E24
CLKIN
ADOUT1 CLKOUT
2
E
D
OV
V
V
V
V
V
V
V
V
GND
GND
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
DD
DD
D1
D2
D3
D4
D5
D6
ADOUT2
3
D7
D8
ADOUT2
7
D9
D10
D11
ADOUT1
5
D12
D13
D14
D15
ADIN18
D16
D17
D18
ADIN30
D19
D20
ADIN32
D21
D22
ADIN12
D23
D24
CLKIN
ADOUT2 CLKOUT
6
V
V
OV
DD
V
V
V
V
V
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
DD
DD
DD
C1
ADOUT2
0
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
C13
ADIN4
C14
ADIN28
C15
ADIN17
C16
ADIN42
C17
ADIN29
C18
ADIN35
C19
ADIN34
C20
C21
C22
ADIN20
C23
C24
ADOUT3 ADOUT2 ADOUT3 ADOUT3 ADOUT3 ADOUT3 ADOUT4 ADOUT1 ADOUT2
2
OV
V
OV
DD
GND
GND
GND
C
DD
DD
1
6
3
5
9
1
9
8
B1
B2
ADOUT2
2
B3
B4
ADOUT3
1
B5
B6
ADOUT3
0
B7
B8
ADOUT1
4
B9
B10
ADOUT1
8
B11
B12
B13
B14
B15
ADIN15
B16
B17
ADIN26
B18
B19
ADIN27
B20
B21
ADIN31
B22
B23
ADIN23
B24
ADIN24
B
A
V
OV
OV
V
OV
DD
OV
DD
GND
GND
GND
GND
GND
GND
GND
DD
DD
DD
DD
A1
A2
ADOUT2
5
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
ADIN5
A14
ADIN16
A15
ADIN40
A16
ADIN19
A17
ADIN41
A18
ADIN39
A19
ADIN43
A20
ADIN38
A21
ADIN36
A22
ADIN33
A23
ADIN37
A24
ADOUT3 ADOUT2 ADOUT4 ADOUT3 ADOUT4 ADOUT3 ADOUT4 ADOUT1 ADOUT2
7
OV
DD
OV
DD
GND
4
3
4
2
8
0
7
9
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
PowerPC 970FX Microprocessor Dimension and Physical
Signal Assignments
October 14, 2005
Page 49 of 74
IBM [ IBM ]
