欢迎访问ic37.com |
会员登录 免费注册
发布采购

IBM11M32735BB-60W 参数 Datasheet PDF下载

IBM11M32735BB-60W图片预览
型号: IBM11M32735BB-60W
PDF下载: 下载PDF文件 查看货源
内容描述: [EDO DRAM Module, 32MX72, 60ns, CMOS, DIMM-168]
分类和应用: 动态存储器内存集成电路
文件页数/大小: 29 页 / 351 K
品牌: IBM [ IBM ]
 浏览型号IBM11M32735BB-60W的Datasheet PDF文件第1页浏览型号IBM11M32735BB-60W的Datasheet PDF文件第2页浏览型号IBM11M32735BB-60W的Datasheet PDF文件第4页浏览型号IBM11M32735BB-60W的Datasheet PDF文件第5页浏览型号IBM11M32735BB-60W的Datasheet PDF文件第6页浏览型号IBM11M32735BB-60W的Datasheet PDF文件第7页浏览型号IBM11M32735BB-60W的Datasheet PDF文件第8页浏览型号IBM11M32735BB-60W的Datasheet PDF文件第9页  
Discontinued (9/98 - last order; 3/99 - last ship)  
IBM11M2735H  
IBM11M2735HB  
2M x 72 DRAM MODULE  
Block Diagram  
OE0  
OE2  
WE0  
RAS0  
CAS0  
WE2  
RAS2  
CAS4  
CAS RAS WE OE  
CAS RAS WE OE  
I/O 0  
DQ0  
DQ1  
DQ2  
DQ3  
DQ4  
DQ5  
DQ6  
DQ7  
I/O 7  
I/O 6  
I/O 5  
I/O 4  
I/O 3  
I/O 2  
I/O 1  
I/O 0  
DQ36  
DQ37  
DQ38  
DQ39  
DQ40  
DQ41  
DQ42  
DQ43  
I/O 1  
I/O 2  
I/O 3  
I/O 4  
I/O 5  
I/O 6  
I/O 7  
D0  
D5  
CAS RAS WE OE  
I/O 7  
CAS RAS WE OE  
I/O 0  
DQ8  
DQ44  
DQ45  
DQ46  
DQ47  
DQ48  
DQ49  
DQ50  
DQ51  
DQ9  
I/O 6  
I/O 5  
I/O 4  
I/O 3  
I/O 2  
I/O 1  
I/O 0  
I/O 1  
I/O 2  
I/O 3  
I/O 4  
I/O 5  
I/O 6  
I/O 7  
D1  
D6  
DQ10  
DQ11  
DQ12  
DQ13  
DQ14  
DQ15  
CAS RAS WE OE  
I/O 4  
CAS RAS WE OE  
I/O 0  
DQ16  
DQ17  
DQ18  
DQ19  
DQ52  
DQ53  
DQ54  
DQ55  
DQ56  
DQ57  
DQ58  
DQ59  
DQ60  
DQ61  
DQ62  
DQ63  
I/O 5  
I/O 2  
I/O 3  
I/O 6  
I/O 7  
I/O 0  
I/O 1  
I/O 1  
I/O 2  
I/O 3  
I/O 7  
I/O 6  
I/O 5  
I/O 4  
D2  
D7  
CAS RAS WE OE  
I/O 7  
CAS RAS WE OE  
I/O 0  
DQ20  
DQ21  
DQ22  
DQ23  
DQ24  
DQ25  
DQ26  
DQ27  
DQ64  
DQ65  
DQ66  
DQ67  
DQ68  
DQ69  
DQ70  
DQ71  
I/O 6  
I/O 5  
I/O 4  
I/O 0  
I/O 1  
I/O 2  
I/O 3  
D3  
I/O 1  
I/O 2  
I/O 3  
I/O 7  
I/O 6  
I/O 5  
I/O 4  
D8  
CAS RAS WE OE  
I/O 7  
V
PD1 - 8  
SS  
DQ28  
DQ29  
DQ30  
DQ31  
DQ32  
DQ33  
DQ34  
DQ35  
PDE  
(when=0, 1=NC)  
I/O 6  
I/O 5  
I/O 4  
I/O 0  
I/O 1  
I/O 2  
I/O 3  
D4  
A1 - AN  
A0  
A1-AN: DRAMS D0 - D8  
A0: DRAMS D0 - D4  
B0  
A0: DRAMS D5 - D8  
Note: DRAM IO assignments are scrambled to minimize DQ capacitance.  
V
D0 - D8  
D0 - D8  
CC  
V
SS  
©IBM Corporation. All rights reserved.  
Use is further subject to the provisions at the end of this document.  
50H4199  
SA14-4615-02  
Revised 5/96  
 复制成功!