HY57V161610ET-I
引脚配置
V
DD
DQ0
DQ1
V
SSQ
DQ2
DQ3
V
DDQ
DQ4
DQ5
V
SSQ
DQ6
DQ7
VDDQ
LDQM
/ WE
/ CAS
/ RAS
/ CS
A11
A10
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
V
SS
DQ15
DQ14
VSSQ
DQ13
DQ12
50PIN TSOP II
400mil X 825mil
0.8毫米引脚间距
VDDQ
DQ11
DQ10
VSSQ
DQ9
DQ8
VDDQ
NC
UDQM
CLK
CKE
NC
A9
A8
A7
A6
A5
A4
VSS
引脚说明
针
CLK
CKE
CS
BA
A0 ~ A10
时钟
时钟使能
芯片选择
银行地址
地址
行地址选通，
列地址选通，写
启用
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
引脚名称
描述
系统时钟输入。所有其它输入被引用到SDRAM上的上升
CLK的边缘。
控制内部时钟信号和去激活时， SDRAM的将是一个
国家间的断电，暂停或自刷新。
命令输入使能或面罩，除了CLK ， CKE和DQM
在这两个RAS和CAS活动选择任一银行。
行地址： RA0 〜 RA10 ，列地址： CA0 〜 CA7
自动预充电标志： A10
RAS ， CAS和WE定义操作。
请参阅功能真值表细节
在写模式读模式和掩码输入数据DQM控制输出缓冲器
复用的数据输入/输出引脚
电源为内部电路和输入缓冲器
电源为DQ
无连接
RAS ， CAS ， WE
LDQM ， UDQM
DQ0 〜 DQ15
V
DD
/V
SS
V
DDQ
/V
SSQ
NC
修订版0.1 / 2003年11月
2
HYNIX [ HYNIX SEMICONDUCTOR ]
