欢迎访问ic37.com |
会员登录 免费注册
发布采购

DSP56301VF100 参数 Datasheet PDF下载

DSP56301VF100图片预览
型号: DSP56301VF100
PDF下载: 下载PDF文件 查看货源
内容描述: 24位数字信号处理器 [24-Bit Digital Signal Processor]
分类和应用: 外围集成电路数字信号处理器时钟
文件页数/大小: 124 页 / 2296 K
品牌: FREESCALE [ Freescale ]
 浏览型号DSP56301VF100的Datasheet PDF文件第69页浏览型号DSP56301VF100的Datasheet PDF文件第70页浏览型号DSP56301VF100的Datasheet PDF文件第71页浏览型号DSP56301VF100的Datasheet PDF文件第72页浏览型号DSP56301VF100的Datasheet PDF文件第74页浏览型号DSP56301VF100的Datasheet PDF文件第75页浏览型号DSP56301VF100的Datasheet PDF文件第76页浏览型号DSP56301VF100的Datasheet PDF文件第77页  
AC Electrical Characteristics  
430  
431  
RXC  
(Input/  
432  
Output)  
433  
434  
FSR (Bit)  
Out  
437  
438  
FSR  
(Word)  
Out  
440  
439  
Last Bit  
First Bit  
Data In  
443  
441  
FSR (Bit)  
In  
443  
442  
FSR  
(Word)  
In  
444  
445  
Flags In  
Figure 2-41. ESSI Receiver Timing  
Table 2-23. Timer Timing  
2.5.9 Timer Timing  
80 MHz  
100 MHz  
No.  
Characteristics  
Expression  
Unit  
Min  
Max  
Min  
Max  
480  
481  
482  
2 × T + 2.0  
27.0  
27.0  
9.0  
22.0  
22.0  
9.0  
ns  
ns  
ns  
TIO Low  
TIO High  
C
2 × T + 2.0  
C
Timer setup time from TIO (Input) assertion to CLKOUT rising  
edge  
12.5  
10.0  
483  
484  
Synchronous timer delay time from CLKOUT rising edge to the  
external memory access address out valid caused by first interrupt  
instruction execution  
10.25 × T + 1.0  
129.1  
103.5  
ns  
C
CLKOUT rising edge to TIO (Output) assertion  
Minimum  
Maximum  
0.5 × T + 0.5  
9.8  
26.1  
5.5  
24.8  
ns  
ns  
C
0.5 × T + 19.8  
C
DSP56301 Technical Data, Rev. 10  
Freescale Semiconductor  
2-47  
 复制成功!