FAN5236 - 双移动友好DDR /双输出PWM控制器
电路描述
概观
在FAN5236是多模式，双通道PWM
控制器旨在用于图形芯片，SDRAM ， DDR
DRAM中，或者在其他的低电压功率应用
现代笔记本电脑，台式机和亚笔记本电脑。
该IC集成了控制电路的两个同步
降压转换器。每个控制器的输出电压
可以在0.9V的范围由外部设定为5.5V
电阻分压器。
这两个同步降压转换器可以从操作
要么是未稳压的直流电源（如笔记本电脑
电池） ，其电压范围为5.0V至24V ，或
3.3V的稳压系统，轨至5.0V 。在任一模式下，
该IC是由+ 5V电源失之偏颇。该PWM
调制器采用平均电流模式控制
输入电压前馈以简化反馈环
补偿和改进的行规。两个PWM
控制器集成了反馈环路补偿
这减少了所需的外部元件。
根据负载电平，转换器可以
工作在固定频率PWM模式或迟滞
模式。切换从PWM到迟滞模式
提高了转换器的效率在轻负载和
延长电池运行时间。进入迟滞模式，
比较器被同步到主时钟，其
允许模式之间无缝过渡
减少了通道至通道相互作用。迟滞
模式可以独立地被抑制的每个信道是否
不希望变频运行。
在FAN5236可以被配置为作为
完整的DDR解决方案。当DDR引脚置高，
所述第二信道提供给跟踪能力
的网络连接第一个信道的输出电压。该转换器PWM2
防止进入迟滞模式，如果DDR
引脚置为高电平。在DDR模式下，一个缓冲基准
电压（缓冲的REF2引脚的电压） ，要求
DDR内存芯片，是由PG2引脚提供。
当V
IN
是从电池，它通常高于
7.5V 。如示于图7中， 180°的操作是
不受欢迎的，因为V形的导通
DDQ
变流器
发生在非常接近V形的决定点
TT
转换器。
CLK
V
ð DQ
V
TT
图7.噪声敏感的180 °相位的DDR1
在相运行是最佳的，以减少相互转换
干扰当V
IN
高于5V时（ V
IN
is
从电池），如图8所示。由于占空比
PWM1的周期（产生V
DDQ
）是短的，则开关
点发生在远离决定点对于V
TT
调节器，其占空比为标称的50％。
CLK
V
DDQ
V
TT
图8.最佳同相工作在DDR1
当V
IN
≈
5V ，180°相移操作可以是
拒绝在图7中展示的原因。
在相操作与V
IN
≈
5V更差，因为
任一转换器的开关点附近发生的
开关的另一转换器的点，如图9所示。
在这种情况下，以V
IN
高于5V一点，也容易
导致提前终止Ⅴ的
TT
脉冲宽度。
相反，在V
TT
开关点可以提前引起
终止的V
DDQ
脉冲宽度当V
IN
略
低于5V 。
CLK
V
DDQ
V
TT
转换模式和同步
表3.转换模式和同步
模式
DDR1
DDR2
双
V
IN
电池
+5V
任何
VIN引脚
V
IN
R键GND
V
IN
DDR
针
高
高
低
PWM 2 w.r.t.
PWM1
在相
+90°
+180°
图9 。
噪音敏感的同相工作
支持DDR2
当用作一个双转换器，如图6中所示，
乱相运行180度相移
降低了输入纹波电流。
对于“两步走”的转换（其中V
TT
转换
从V
DDQ
如在图5中），在DDR模式中使用时，占空
所述第二转换器的周期是名义上50％和
最佳的相位取决于V
IN
。的目的是为了
不断从开关转换产生的噪声
从影响"decision"切换台变频器
在其它转换器。
©2002仙童半导体公司
FAN5236 •版本1.3.2
10
这些问题是通过延迟第二解决
转换器的90°的时钟，如图10所示。在这种
这样，在一个转换器的所有开关转换发生
远离其他转换器的决策点。
CLK
V
DDQ
V
TT
图10.最佳的90 °相位的DDR2
www.fairchildsemi.com
FAIRCHILD [ FAIRCHILD SEMICONDUCTOR ]
