欢迎访问ic37.com |
会员登录 免费注册
发布采购

HM5225805BLTT-75 参数 Datasheet PDF下载

HM5225805BLTT-75图片预览
型号: HM5225805BLTT-75
PDF下载: 下载PDF文件 查看货源
内容描述: LVTTL 256M SDRAM接口的133 MHz / 100 MHz的4 Mword 】 16位】 4银行/ 8 - Mword 】 8位】 4银行/ 16 Mword 】 4位】 4银行PC / 133 , PC / 100 SDRAM [256M LVTTL interface SDRAM 133 MHz/100 MHz 4-Mword 】 16-bit 】 4-bank/8-Mword 】 8-bit 】 4-bank /16-Mword 】 4-bit 】 4-bank PC/133, PC/100 SDRAM]
分类和应用: 存储内存集成电路光电二极管动态存储器PC时钟
文件页数/大小: 63 页 / 454 K
品牌: ELPIDA [ ELPIDA MEMORY ]
 浏览型号HM5225805BLTT-75的Datasheet PDF文件第47页浏览型号HM5225805BLTT-75的Datasheet PDF文件第48页浏览型号HM5225805BLTT-75的Datasheet PDF文件第49页浏览型号HM5225805BLTT-75的Datasheet PDF文件第50页浏览型号HM5225805BLTT-75的Datasheet PDF文件第52页浏览型号HM5225805BLTT-75的Datasheet PDF文件第53页浏览型号HM5225805BLTT-75的Datasheet PDF文件第54页浏览型号HM5225805BLTT-75的Datasheet PDF文件第55页  
HM5225165B/HM5225805B/HM5225405B-75/A6/B6  
Notes: 1. AC measurement assumes tT = 1 ns. Reference level for timing of input signals is 1.5 V.  
2. Access time is measured at 1.5 V. Load condition is CL = 50 pF.  
3. tLZ (min) defines the time at which the outputs achieves the low impedance state.  
4. tHZ (max) defines the time at which the outputs achieves the high impedance state.  
5. tCES define CKE setup time to CLK rising edge except power down exit command.  
6. tAS/tAH: Address, tCS/tCH: CS, RAS, CAS, WE, DQM, DQMU/DQML.  
tDS/tDH: Data-in, tCES/tCEH: CKE.  
Test Conditions  
Input and output timing reference levels: 1.5 V  
Input waveform and output load: See following figures  
2.4 V  
I/O  
2.0 V  
input  
0.8 V  
0.4 V  
CL  
t
t
T
T
Data Sheet E0082H10  
51  
 复制成功!