欢迎访问ic37.com |
会员登录 免费注册
发布采购

EDS6432AFTA-75-E 参数 Datasheet PDF下载

EDS6432AFTA-75-E图片预览
型号: EDS6432AFTA-75-E
PDF下载: 下载PDF文件 查看货源
内容描述: 64M位SDRAM (2M字× 32位)的 [64M bits SDRAM (2M words x 32 bits)]
分类和应用: 动态存储器
文件页数/大小: 49 页 / 686 K
品牌: ELPIDA [ ELPIDA MEMORY ]
 浏览型号EDS6432AFTA-75-E的Datasheet PDF文件第2页浏览型号EDS6432AFTA-75-E的Datasheet PDF文件第3页浏览型号EDS6432AFTA-75-E的Datasheet PDF文件第4页浏览型号EDS6432AFTA-75-E的Datasheet PDF文件第5页浏览型号EDS6432AFTA-75-E的Datasheet PDF文件第6页浏览型号EDS6432AFTA-75-E的Datasheet PDF文件第7页浏览型号EDS6432AFTA-75-E的Datasheet PDF文件第8页浏览型号EDS6432AFTA-75-E的Datasheet PDF文件第9页  
DATA SHEET  
64M bits SDRAM  
EDS6432AFTA, EDS6432CFTA  
(2M words × 32 bits)  
Pin Configurations  
Description  
The EDS6432AFTA, EDS6432CFTA are 64M bits  
SDRAMs organized as 524,288 words × 32 bits × 4  
banks. All inputs and outputs are synchronized with  
the positive edge of the clock.  
Supply voltages are 3.3V (EDS6432AFTA) and 2.5V  
(EDS6432CFTA).  
/xxx indicate active low signal.  
86-pin Plastic TSOP(II)  
VDD  
DQ0  
V
SS  
1
86  
85  
84  
83  
82  
81  
80  
79  
78  
77  
76  
75  
74  
73  
72  
71  
70  
69  
68  
67  
66  
65  
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
DQ15  
VSSQ  
DQ14  
DQ13  
VDDQ  
DQ12  
DQ11  
VSSQ  
DQ10  
DQ9  
VDDQ  
DQ8  
NC  
2
VDDQ  
DQ1  
3
4
DQ2  
5
VSSQ  
DQ3  
6
7
It is packaged in 86-pin plastic TSOP (II).  
DQ4  
8
VDDQ  
DQ5  
9
Features  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
29  
30  
31  
32  
33  
34  
35  
36  
37  
38  
39  
40  
41  
42  
43  
DQ6  
VSSQ  
DQ7  
3.3V and 2.5V power supply  
Clock frequency: 166MHz/133MHz (max.)  
Single pulsed /RAS  
NC  
VDD  
DQM0  
/WE  
VSS  
DQM1  
NC  
/CAS  
/RAS  
/CS  
NC  
• ×32 organization  
CLK  
CKE  
A9  
4 banks can operate simultaneously and  
NC  
BA0  
A8  
independently  
BA1  
A7  
A10(AP)  
A0  
A6  
Burst read/write operation and burst read/single  
A5  
A1  
A2  
A4  
write operation capability  
A3  
DQM2  
VDD  
NC  
DQM3  
VSS  
2 variations of burst sequence  
Sequential (BL = 1, 2, 4, 8, full page)  
Interleave (BL = 1, 2, 4, 8)  
Programmable /CAS latency (CL): 2, 3  
Byte control by DQM  
Refresh cycles: 4096 refresh cycles/64ms  
2 variations of refresh  
NC  
DQ16  
VSSQ  
DQ17  
DQ18  
VDDQ  
DQ19  
DQ20  
VSSQ  
DQ21  
DQ22  
VDDQ  
DQ23  
VDD  
DQ31  
VDDQ  
DQ30  
DQ29  
VSSQ  
DQ28  
DQ27  
VDDQ  
DQ26  
DQ25  
VSSQ  
DQ24  
VSS  
Auto refresh  
Self refresh  
(Top view)  
TSOP (II) package with lead free solder (Sn-Bi)  
RoHS compliant  
A0 to A10  
BA0, BA1  
DQ0 to DQ31 Data-input/output  
Address input  
Bank select address  
/CS  
Chip select  
/RAS  
/CAS  
/WE  
Row address strobe  
Column address strobe  
Write enable  
DQM0 to DQM3 Input output mask  
CKE  
CLK  
VDD  
VSS  
VDDQ  
VSSQ  
NC  
Clock enable  
Clock input  
Power for internal circuit  
Ground for internal circuit  
Power for DQ circuit  
Ground for DQ circuit  
No connection  
Document No. E0487E50 (Ver. 5.0)  
Date Published June 2005 (K) Japan  
Printed in Japan  
URL: http://www.elpida.com  
Elpida Memory, Inc. 2004-2005