CY7C1354B
CY7C1356B
部分写周期说明
[1, 2, 3, 8]
功能（ CY7C1354B ）
读
写书面-No字节
写字节A-（ DQ
a
和DQP
a)
写字节B - （ DQ
b
和DQP
b)
写字节B，A
写字节ç - （ DQ
c
和DQP
c)
写字节C，A
写字节C，B
写字节C， B，A
写字节D - （ DQ
d
和DQP
d)
写字节D，A
写字节D，B
写字节D， B，A
写字节D，C
写字节D，C ，A
写字节D， C，B
写的所有字节
WE
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
BW
d
X
H
H
H
H
H
H
H
H
L
L
L
L
L
L
L
L
BW
c
X
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
BW
b
X
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
BW
a
X
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
注意：
8.表只列出的字节写入组合的部分列表。 BW的任意组合
[A ：D ]
是有效的。适当的写操作将在此基础上写字节是活动的进行。
功能（ CY7C1356B ）
读
写 - 不写字节
写字节A
−
（ DQ
a
和DQP
a)
写字节B - （ DQ
b
和DQP
b)
写两个字节
WE
H
L
L
L
L
BW
b
x
H
H
L
L
BW
a
x
H
L
H
L
IEEE 1149.1串行边界扫描（ JTAG ）
该CY7C1354B / CY7C1354B集成了串行边界
仅在BGA封装扫描测试访问端口（TAP） 。该
TQFP封装不提供此功能。此端口
操作按照IEEE标准1149.1-1900 ，但
不具有该组所需的充分1149.1功能
合规性。从IEEE规范这些功能是
排除在外，因为它们列入放置一个额外的延迟的
SRAM的临界速度的路径。注意， TAP控制器
中的方式起作用，这并不与操作相冲突
其他设备使用1149.1完全符合水龙头。技术咨询
工作时采用JEDEC标准的3.3V的I / O逻辑电平。
禁用JTAG特性
它是可以操作的SRAM不使用JTAG
功能。要禁用TAP控制器，必须将TCK连接LOW
(V
SS
），以防止在设备的时钟。 TDI和TMS是跨
应受拉，可能是无关的。他们可能交替
连接到V
DD
通过一个上拉电阻。 TDO应
悬空。上电时，该设备将拿出
在复位状态下，不会与该操作干扰
装置。
测试访问端口，测试时钟
测试时钟仅用于TAP控制器。所有输入
被捕获在TCK的上升沿。所有输出驱动
从TCK的下降沿。
测试模式选择
TMS输入用于向TAP控制器发出命令
并进行采样，在TCK的上升沿。这是允许的，以
离开这个引脚悬空，如果不使用水龙头。该引脚为
拉起内部，从而产生逻辑高电平。
测试数据输入（ TDI ）
TDI管脚用于以串行输入信息进
寄存器，并且可以连接到任何的所述输入
寄存器。 TDI和TDO之间的寄存器所选择的
被加载到TAP指令寄存器指令。为
在加载指令寄存器的信息，请参阅TAP
控制器状态图。 TDI在内部上拉，并能
未连接，如果TAP是未使用的应用程序。 TDI是
连接到任何寄存器的最高有效位（MSB ） 。
测试数据输出（ TDO ）
在TDO输出引脚用于串行数据时钟输出从
寄存器。根据当前的输出是活动的
TAP状态机的状态（参见TAP控制器状态
第10页29
文件编号： 38-05114牧师* C
CYPRESS [ CYPRESS SEMICONDUCTOR ]
