CY7C1329
介绍
功能概述
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。所有数据输出通过
输出寄存器的时钟的上升沿来控制。
从时钟的上升最高接入时延（T
CO
）为4.2纳秒
（ 133 MHz的设备）。
该CY7C1329支持系统利用二级缓存
线性或交错突发序列。交错的
爆为了支持Pentium和i486处理器。该
线性脉冲串序列适合于采用一个处理器
线性突发序列。突发顺序是用户可选择的，并且
由采样MODE输入来确定。访问即可
无论使用哪种处理器地址选通（ ADSP ）或启动
控制器地址选通（ ADSC ） 。地址进展
通过脉冲串序列由ADV输入控制。一
2位片上环绕突发计数器捕捉到的第
在一阵顺序寻址和自动递增
解决了的突发访问的其余部分。
字节写操作均合格的字节写使能
（ BWE ）和字节写选择（ BW
[3:0]
）输入。全局写
启用（ GW ）将覆盖所有写字节输入和写入数据
所有四个字节。所有的写操作都简化片上
同步自定时写电路。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）为方便银行
选择和输出三态控制。如果ADSP被忽略
CE
1
为高。
单一的读访问
当满足以下条件，该访问被启动
满意在时钟的上升： （ 1 ） ADSP或ADSC为低电平， （ 2 ）
CE
1
，CE
2
，CE
3
都置为有效，和（3）的写
信号（ GW ， BWE ）都是拉高高。 ADSP被忽略
如果CE
1
为HIGH 。呈现给地址输入端的地址
(A
[15:0]
）被存储到地址前进的逻辑和
地址寄存器，同时被提供给存储器核心。
对应的数据被允许传播到的输入
输出寄存器。在下一时钟的上升沿
数据被允许通过输出寄存器向传播和
到内4.2纳秒（ 133- MHz器件）如果OE是数据总线
低电平有效。当SRAM是唯一的例外
刚刚脱离取消选择状态为选中状态，其
输出总是的第一周期期间，三态
访问。的存取的第一个周期后，输出为
通过OE信号控制。连续的单周期读
被支持。一旦SRAM被取消，在时钟的上升
在芯片选择，要么ADSP或ADSC信号，其输出
会立刻三态。
单写访问发起的ADSP
此访问被启动时，同时满足以下两个条件
满意在时钟的上升： （ 1 ） ADSP为低电平，和（ 2 ）
CE
1
，CE
2
，CE
3
都置为有效。地址提交
到A
[15:0]
被加载到地址寄存器和地址
同时被输送到RAM核心地位的逻辑。该
写信号（ GW ， BWE和BW
0
-BW
3
）和ADV输入是
在这第一个周期忽略。
ADSP触发写操作需要两个时钟周期来
完整的。如果网关被置为低电平的第二个时钟崛起，
数据提交给DQ
[31:0]
输入端被写入，对应
在RAM的核心应的地址位置。如果GW为高，
然后写操作是由BWE和带宽控制
[3:0]
信号。该CY7C1329提供字节写入功能，是
在写周期说明表所述。断言
字节写使能输入（ BWE ）与选定的字节写
（ BW
[3:0]
）输入将有选择地写入只有所需的字节数。
字节写操作字节时没有选择将维持
不变。一个同步自定时写机制有
被提供以简化的写操作。
由于CY7C1329是一种常见的I / O设备，输出
启用（ OE ）提交数据之前，必须先拉高高
到DQ
[31:0]
输入。这样做将三态输出
驱动程序。为安全起见， DQ
[31:0]
是自动
三态每当一个写周期被检测，而不管
OE的状态。
单写访问发起ADSC
ADSC写访问被当以下条件启动
系统蒸发散是满足： （ 1 ） ADSC为低电平， （ 2 ）是ADSP
拉高HIGH ， （ 3 ） CE
1
，CE
2
，CE
3
都置为有效，
和（ 4 ）的写入输入相应组合（ GW ，
BWE和BW
[3:0]
）被置为有效进行写操作
所期望的字节（多个） 。 ADSC触发写访问需要
单时钟周期来完成。地址提交给
A
[15:0]
被加载到地址寄存器和地址
同时被输送到RAM核心地位的逻辑。该
在这个周期ADV输入被忽略。如果一个全局写的
进行的，该数据提供给DQ
[31:0]
被写入到
在RAM芯相应的地址位置。如果一个字节
写操作进行的，只有被选中的字节写入。字节
字节写操作期间未选择将维持
不变。一个同步自定时写机制有
被提供以简化的写操作。
由于CY7C1329是一种常见的I / O设备，输出
启用（ OE ）提交数据之前，必须先拉高高
到DQ
[31:0]
输入。这样做将三态输出
驱动程序。为安全起见， DQ
[31:0]
是自动
三态每当一个写周期被检测，而不管
OE的状态。
突发序列
该CY7C1329提供一个二位环绕计数器，由供给
A
[1:0]
，实现无论是交错或线性爆裂
序列。交错的脉冲串序列被设计specif-
ically支持英特尔奔腾应用。线性爆
序列被设计为支持遵循的处理器
线性突发序列。色同步信号序列是用户可选择的
通过MODE输入。
主张ADV较低，时钟的上升会自动递增
该数据串计数器中的脉冲串序列中的下一个地址。
读取和写入，支持突发操作。
文件编号： 38-05279牧师* B
第15 4
CYPRESS [ CYPRESS SEMICONDUCTOR ]
