CY7C1329
电容
[9]
参数
C
IN
C
CLK
C
I / O
描述
输入电容
时钟输入电容
输入/输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
DD
= 3.3V,
V
DDQ
= 3.3V
马克斯。
4
4
4
单位
pF
pF
pF
交流测试负载和波形
产量
Z
0
= 50Ω
R
L
= 50Ω
V
L
= 1.5V
3.3V
产量
5 pF的
INCLUDING
夹具
范围
R = 317Ω
所有的输入脉冲
3.3V
R = 351Ω
GND
10%
90%
[10]
90%
10%
< 3.3纳秒
< 3.3纳秒
(a)
(b)
(c)
开关特性
在整个工作范围
[11,12,13]
-133
参数
t
CYC
t
CH
t
CL
t
AS
t
AH
t
CO
t
DOH
t
ADS
t
ADH
t
WES
t
WEH
t
ADVS
t
ADVH
t
DS
t
DH
t
CES
t
CEH
t
CHZ
t
CLZ
t
EOHZ
t
EOLZ
t
EOV
时钟周期时间
时钟高
时钟低
地址建立CLK兴起之前
地址保持CLK崛起后
数据输出有效CLK上升后
数据输出保持CLK上升后
ADSP ， ADSC建立CLK兴起之前
ADSP ， ADSC举行CLK崛起后
BWE ， GW ， BW [ 3 ： 0 ]设置-UP CLK兴起之前
BWE ， GW ， BW [ 3 ： 0]保持CLK崛起后
ADV建立CLK兴起之前
ADV保持CLK崛起后
数据输入建立CLK兴起之前
数据输入保持CLK上升后
片选建立
芯片选择保持CLK崛起后
时钟到高阻
[12]
时钟为低-Z
[12]
-100
马克斯。
分钟。
10
3.2
3.2
2.5
0.5
4.2
5.0
2.0
2.5
0.5
2.5
0.5
2.5
0.5
2.5
0.5
2.5
0.5
3.5
3.5
1.5
0
5.5
0
4.2
5.0
5
马克斯。
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
分钟。
7.5
1.9
1.9
1.5
0.5
1.5
1.5
0.5
1.5
0.5
1.5
0.5
1.5
0.5
1.5
0.5
1.5
0
OE高到输出
高-Z
[12, 13]
[12, 13]
OE低到输出低-Z
0
OE低到输出有效
[12]
注意事项：
9.初步测试后任何设计或工艺变化，可能会影响这些参数。
10.输入波形应该有1V / ns的压摆率。
11.除非另有说明，测试条件假设为3毫微秒或更少的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并输出
装载指定I的
OL
/I
OH
和负载电容。示出在（a）和交流测试负载的（ b）所示。
12. t
CHZ
, t
CLZ
, t
EOV
, t
EOLZ
和叔
EOHZ
被指定采用5 pF的负载电容在交流测试负载（b）部分。过渡测
±
200毫伏的稳定状态
电压。
13.在任何给定的电压和温度，叔
EOHZ
小于吨
EOLZ
和T
CHZ
小于吨
CLZ
.
文件编号： 38-05279牧师* B
第8页共15
CYPRESS [ CYPRESS SEMICONDUCTOR ]
