欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C1329-100AC 参数 Datasheet PDF下载

CY7C1329-100AC图片预览
型号: CY7C1329-100AC
PDF下载: 下载PDF文件 查看货源
内容描述: 64K ×32的同步流水线高速缓存RAM [64K x 32 Synchronous-Pipelined Cache RAM]
分类和应用: 存储内存集成电路静态存储器时钟
文件页数/大小: 15 页 / 353 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C1329-100AC的Datasheet PDF文件第3页浏览型号CY7C1329-100AC的Datasheet PDF文件第4页浏览型号CY7C1329-100AC的Datasheet PDF文件第5页浏览型号CY7C1329-100AC的Datasheet PDF文件第6页浏览型号CY7C1329-100AC的Datasheet PDF文件第8页浏览型号CY7C1329-100AC的Datasheet PDF文件第9页浏览型号CY7C1329-100AC的Datasheet PDF文件第10页浏览型号CY7C1329-100AC的Datasheet PDF文件第11页  
CY7C1329
最大额定值
(以上其中有用寿命可能受到损害。对于用户指南 -
线,没有测试。 )
储存温度
..................................... −65°C
至+ 150°C
环境温度与
电源应用................................................ ..
−55°C
至+ 125°C
在V电源电压
DD
相对于GND .........- 0.5V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[7]
.....................................−0.5V
到V
DDQ
+ 0.5V
直流输入电压
[7]
..................................−0.5V
到V
DDQ
+ 0.5V
目前进入输出( LOW ) ......................................... 20毫安
静电放电电压........................................... >2001V
(每MIL -STD -883方法3015 )
闩锁电流.............................................. ....... >200毫安
工作范围
范围
广告
产业
环境温度
[8]
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
DD
V
DDQ
3.3V
3.3V
−5%/+10% −5%/+10%
电气特性
在整个工作范围
参数
V
DD
V
DDQ
V
OH
V
OL
V
IH
V
IL
I
X
描述
电源电压
I / O电源电压
输出高电压
输出低电压
输入高电压
输入低电压
[7]
输入负载电流
除ZZ和MODE
GND
V
I
V
DDQ
3.3V
−5%/+10%
3.3V
−5%/+10%
V
DD
=最小值,我
OH
=
−4.0
mA
V
DD
=最小值,我
OL
= 8.0毫安
2.0
–0.3
−5
–30
5
–5
30
−5
7.5 ns的周期, 133 MHz的
10 ns的周期, 100兆赫
7.5 ns的周期, 133 MHz的
10 ns的周期, 100兆赫
所有速度
5
325
260
60
50
5
测试条件
分钟。
3.135
3.135
2.4
0.4
V
DDQ
+
0.3V
0.8
5
马克斯。
3.6
3.6
单位
V
V
V
V
V
V
µA
µA
µA
µA
µA
µA
mA
mA
mA
mA
mA
模式输入输入电流= V
SS
输入= V
DDQ
ZZ的输入电流
I
OZ
I
DD
I
SB1
输出漏
当前
V
DD
工作电源
当前
自动CS
掉电
目前-TTL输入
输入= V
SS
输入= V
DDQ
GND
V
I
V
DDQ ,
输出禁用
V
DD
=最大,我
OUT
= 0 mA时,
f = f
最大
= 1/t
CYC
最大。 V
DD
,设备选中,
V
IN
V
IH
或V
IN
V
IL
f = f
最大
= 1/t
CYC
I
SB2
自动CS
最大。 V
DD
,设备选中,
掉电
V
IN
0.3V或V
IN
& GT ; V
DDQ
– 0.3V,
目前, CMOS输入F = 0
自动CS
最大。 V
DD
,设备选中,或
掉电
V
IN
0.3V或V
IN
& GT ; V
DDQ
– 0.3V
目前, CMOS输入端F = F
最大
= 1/t
CYC
自动CS
掉电
目前-TTL输入
最大。 V
DD
,设备选中,
V
IN
V
IH
或V
IN
V
IL
, f = 0
I
SB3
7.5 ns的周期, 133 MHz的
10 ns的周期, 100兆赫
40
30
25
mA
mA
mA
I
SB4
注意事项:
4. X = “无关, ” 1 =逻辑高电平, 0 =逻辑低电平。
5. SRAM始终启动一个读周期时的ADSP认定时,无论毛重, BWE ,或BW的状态
[3:0]
。写只能在下一时钟发生
在ADSP后或ADSC的说法。其结果是,原始设备必须被驱动为高电平的写周期开始之前,以使输出到三态。 OE
是一个“不关心”的写周期的剩余部分。
6. OE是异步的,并且不采样与时钟的上升。这是在写周期内屏蔽。在读周期DQ =高阻当OE处于非活动状态
或者,当装置的选择取消,和DQ =数据当OE激活。
7.最小电压等于-2.0V为小于20纳秒的脉冲持续时间。
8. T
A
是的情况下的温度。
文件编号: 38-05279牧师* B
分页: 15 7