CY7B923
CY7B933
CY7B923的HOTLink发送器
（续）
名字
V
CCN
V
CCQ
GND
I / O
描述
功率输出驱动器。
电源内部电路。
地面上。
CY7B933 HOTLink接收
名字
Q
0−7
(Q
b
−
h
)
SC / D （Q
a
)
I / O
TTL OUT
TTL OUT
描述
Q
0–7
并行数据输出。
Q
0–7
包含最近接收到的数据。这些输出改变
同步与CKR 。当MODE为高电平，Q
0, 1, ...7
成为Q
B，C ， ... H
上。
特殊字符/数据选择。
SC / D表示接收到的数据的上下文。高表示
控制（特殊字符）编码，低电平表示数据字符。当MODE为高电平（放置
接收器在非编码模式）中， SC / D作为Q
a
输出。 SC / D具有相同的定时为Q
0−7
.
收到违反符号。
在RVS一个高电平表示一个编码规则违反已检测
在接收到的数据流。的低电平表明已检测到任何错误。在BIST模式下，一个低
在RVS表示发射器，接收器，以及链路上的逐字节基础上的正确操作。
当MODE为高（放置在非编码模式接收器） ， RVS充当Q
j
输出。 RVS有
相同的定时为Q
0−7
.
数据输出就绪。
一个低脉冲的RDY表示新数据已收到并准备
待递送。如果丢失一个脉冲的RDY显示接收到的数据是空字符（通常
由发射器作为数据输入之间的垫）插入。在BIST模式RDY将保持低位所有
但在测试循环的最后一个字节和将脉冲每BIST环高一个字节的时间。
时钟读取。
这个字节速率时钟输出相位和频率对准，以将输入的串行数据
流。 RDY ，Q
0−7
， SC / D和RVS全部同步切换与此输出的上升沿。
串行数据输入选择。
这PECL 100K （ + 5V参考）输入选择INA或INB为活动
数据输入。如果A / B为高电平，INA被连接到移位器和信号连接到INA将被解码。
如果A / B是低INB被选中。
串行数据输入A.
在接收器处的通信链路的一端的差分信号可以是
连接到差分输入对INA ±或INB ± 。无论是对INA或INB对可以使用
作为主要的数据输入，而另一个可以用作回传信道，或作为替代数据
通过输入的A / B的状态选择。故意不使用的差分线对的一个输入端（ INA ±或± INB ）
应终止于V
CC
通过1-5千欧姆的电阻，以确保没有数据转换是acciden-
理货创建。
串行数据输入B.
该引脚可以是一个单端PECL数据接收的政府间谈判机构（ INB ）或半
差分对。如果是这样被连接到V
CC
，然后INB ±可以用作差分线路接收机间
可转换与INA ± 。如果是正常连接并加载， INB变成单端PECL
100K （+ 5V参考）的串行数据输入端。 INB被用作测试时钟，而在测试模式。
状态输入。
该引脚可以是一个单端PECL状态监控输入INB的（ SI ）或半
差分对。如果是这样被连接到V
CC
，然后INB ±可以用作差分线路接收机间
可转换与INA ± 。如果是正常连接并加载， SI变成单端PECL
100K （ + 5V参考）状态监视器输入，被翻译成在SO引脚上的TTL电平信号。
状态出来。
SO是SI的TTL -翻译的输出。它通常用于转换载波检测
从光纤接收器连接到SI输出。当该引脚通常连接和加载
（没有任何外部上拉电阻），SO将假定相同的逻辑电平为SI和INB将变得
单端PECL串行数据输入。如果状态监视器的翻译是不希望的，那么可能会
是有线到V
CC
和INB ±对可以用作差分串行数据输入。
重构启用。
射频控制在接收器成帧器逻辑。当射频举行HIGH，每个SYNC
在移位器将检测到帧后面的数据（ K28.5 ）的象征。如果是高的2048连续
字节，内部成帧器切换到双字节模式。当射频保持低电平时，重新规划逻辑
被禁用。输入的数据流，然后连续地进行反序列化，并使用字节解码
边界由内部字节计数器设置。在数据流中的位错误不会造成别名同步
字符错误地重新构建数据。
RVS （Q
j
)
TTL OUT
RDY
TTL OUT
CKR
A / B
TTL OUT
PECL IN
INA-
差异在
INB
（ INB + ）
PECL IN
（中DIFF ）
SI
（ INB- ）
PECL IN
（中DIFF ）
SO
TTL OUT
RF
TTL IN
文件编号： 38-02017牧师* E
第33 4
CYPRESS [ CYPRESS SEMICONDUCTOR ]
