CY7B923
CY7B933
引脚说明
CY7B923的HOTLink发送器
名字
D
0−7
(D
b
−
h
)
SC / D （D
a
)
I / O
TTL IN
描述
并行数据输入。
数据移入在CKW的上升沿，如果ENA为低电平时，发射器（或
在下一个上升的CKW与新奥LOW ） 。如果ENA和新奥都很高，一个空字符（ K28.5 ）被发送。
当MODE为高电平，D
0, 1, ...7
成为ð
B，C ， ... H
上。
特殊字符/数据选择。
一个高点的时候CKW上升SC / D使发射器编码
D上的图案
0−7
作为控制码（特殊字符），而一个低电平使数据被编码
使用8B / 10B数据字母表。当MODE为高电平， SC / D （D
a
）作用为D
a
输入。 SC / D具有
相同的定时为D
0−7
.
发送违反符号。
如果SVS为高电平时CKW上升，违反符号进行编码并发送
而在并行输入端的数据被忽略。如果SVS为低电平，D的状态
0−7
和SC / D决定
该代码发送。在正常或测试模式下，该引脚覆盖BIST发电机和强制传输
对违反码。当模式为高（将发射机放置在非编码模式）中， SVS （四
j
）的行为
作为D
j
输入。 SVS具有相同的定时为D
0−7
.
启用并行数据。
如果ENA为低电平上CKW的上升沿，数据被加载时，进行编码，并
发送。如果ENA和新奥高，数据输入被忽略，发射器将插入一个空
字符（ K28.5 ）来填充用户数据之间的空间。 ENA可连续举行HIGH / LOW或
可以与每个数据字节是脉冲的发送。如果ENA被用于数据控制，新奥将正常
绑高，但可用于BIST功能的控制。
启用下并行数据。
如果新奥集团为低，出现在D中的数据
0−7
在CKW的下一个上升沿
加载后，进行编码，并发送出去。如果ENA和新奥都很高，出现在D中的数据
0−7
在该下一次上升
CKW的边缘会被忽略，发射器将插入一个空字符来填充之间的空间
用户数据。 ENN可以连续地保持高/低，或者它可以与发送的每个数据字节脉冲。如果
ENN被用于数据控制， ENA通常将绑高，但可用于BIST
功能控制。
时钟写。
CKW是既为乘法的PLL生成的时钟频率参考
高速传输时钟，并且，用于同步的并行数据输入的字节速率的写信号。 CKW
必须连接到指定的频率范围内运行的一个晶体控制的时基
发射器和接收器。
光纤发射器关闭。
FOTO确定两个三PECL电发射机的功能
输出对。如果FOTO为低电平，由发送器编码的数据将出现在输出端contin-
uously 。如果FOTO为高电平， ± OUTA和OUTB ±被迫自己的“逻辑0 ”状态（ OUT + = LOW和
OUT- =高） ，造成光纤发射模块到熄灭的光输出。 OUTC不受影响
由上FOTO水平，并可以被用作一个环回信号源为电路板级的诊断测试。
TTL IN
SVS
(D
j
)
TTL IN
ENA
TTL IN
新奥
TTL IN
CKW
TTL IN
FOTO
TTL IN
OUTA-
OUTB-
OUTC ±
PECL输出
差分串行数据输出。
这些PECL 100K输出（ + 5V参考）能够驱动
端接的传输线或商用光纤发射器模块。未使用的双输出
可处于打开状态，或有线到V
CC
以降低功耗，如果不需要的输出。 OUTA ±和OUTB ±
通过FOTO水平进行控制，并且将继续在其“逻辑零”状态时， FOTO是
断言。 OUTC ±不受上FOTO水平。 （ OUTA +和OUTB +被用作一个差
测试时钟输入，同时在测试模式，即MODE =未连接或被迫V
CC/2
.)
三
在水平
编码器模式选择。
关于模式的电平来确定要使用的编码方法。当有线
到GND ，模式选择8B / 10B编码。当连接到V
CC
中，数据的输入绕过编码器和
D上的位模式
A〜J
直接进入到移位寄存器。当悬空（内部电阻保持在输入
V
CC
/ 2 ）的内部位时钟发生器被禁止和+ OUTA / OUTB +成为差位时钟
用于工厂测试。在典型的应用模式是有线到V
CC
或GND 。
BIST启用。
当BISTEN为低电平且ENA和新奥高，发射器发送的交替
1-0模式（ D10.2或D21.5 ） 。当任一ENA或ENN置为低电平和BISTEN为低时，所述发送器
开始重复测试序列，使发射器和接收器共同努力，测试
功能全环节。在正常使用该输入端保持高电平或有线到V
CC
。该BIST发生器
是，不需要初始化一个自由运行模式发生器，但是，如果需要，所述BIST序列可以
通过短暂地断言SVS而BISTEN为低电平被初始化。 BISTEN具有相同的定时
D
0-7
.
读脉冲。
RP为60％的低占空比字节速率脉冲适合于读脉冲在CY7C42X列车
FIFO中。在RP上的频率是相同的CKW当由ENA的激活，并且占空比是独立
的CKW占空比。脉冲宽度由内部逻辑发射机设置。在BIST模式， RP会
保持高电平为所有，但一个测试循环的最后一个字节。 RP将每个脉冲循环BIST低一个字节的时间。
模式
BISTEn
TTL IN
RP
TTL OUT
文件编号： 38-02017牧师* E
第33 3
CYPRESS [ CYPRESS SEMICONDUCTOR ]
