SDRAM
奥斯汀半导体公司
功能说明
在一般情况下， 128Mb的SDRAM的是四银行的DRAM
该工作在3.3V和包括同步接口（所有
信号被登记在时钟信号的上升沿，则
CLK ） 。每一个33554432位银行的组织结构4096
行了512列16位。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并持续一段
在编程序列位置设定的号码。
访问开始以积极的命令的登记，
，然后接着是读或写命令。该
地址位注册与激活命令
用于选择银行和行访问（ BA0和
BA1选择银行， A0 - A11选择行） 。地址
位（ A0 - A8 ）注册的具有读或写重合
命令是用来选择用于起始列位置
突发的访问。
之前的正常运行中，SDRAM进行初始
化的。以下部分提供了详细的资料cov-
化工e圈设备初始化，寄存器定义， DE-命令
scriptions和设备操作。
对SDRAM的操作。这个定义包括
选择一个突发长度，突发类型， CAS延迟时间，一份业的
展业务模式和写突发模式中，如示于图1 。
该模式寄存器通过负载模式编程
寄存器命令，并会保留存储的信息
直到它被重新编程或设备断电。
模式寄存器的位M0 - M2指定突发长度， M3
指定脉冲串的类型（顺序或交织） ，M4 - M6
指定CAS延迟， M7和M8指定经营
模式下， M9指定写突发模式， M10和M11
为将来使用保留。
该模式寄存器必须当所有银行都空闲，
并且控制器必须等待前initiat-在指定的时间
荷兰国际集团的后续操作。违反任一这些
要求将导致unspeci网络编辑操作。
突发长度
读取和写入访问到SDRAM中被爆为导向，
与脉冲串长度是可编程的，如图
1.突发长度确定协作的最大数量
可以为一个给定的读取或访问的UMN位置
写命令。的脉冲串长度的1 ，2，4 ，或8的位置是
都可以使用顺序和交错脉冲串类型，
和一个全页突发可用于顺序类型。该
整页突发一起使用的爆
TERMINATE命令来生成任意的突发长度。
保留的国家不应该被用来作为未知
操作或不符合将来的版本可能会导致。
当发出一个读或写命令，块
列等于脉冲串长度被有效地选择。所有
存取对于突发发生此块中，这意味着
该会爆裂块内包装，如果边界
抵达。该时钟是通过A1- A8的唯一选择，当
突发长度被设置为2 ;由A2 -A8时，脉冲串长度是
设置为4 ，并且由A3 -A8时，突发长度设置为8 。
剩余的（至少显著）地址位（或多个） （正），用于
SELECT
该
起始块内的位置。整版阵阵内包装
如果边界到达页。
突发类型
一个给定的脉冲串内的访问可以被编程为
无论是连续或交错;这被称为脉冲串
键入并通过M3位被选中。
存取的脉冲串内的顺序由下式确定
突发长度，突发类型和起始列
地址，在表1中示出。
AS4SD8M16
初始化
SDRAM芯片必须被加电并在一个预初始化
定义的方式。比其他试样的操作流程
田间可能会导致不确定的操作。一旦通电
到VDD和VDDQ （同时）和时钟稳定
（稳定的时钟被定义为内部定时信号的循环CON-
对于时钟管脚指定） straints中，SDRAM需要
之前发行超过COM-其他任何命令100μs的延迟
MAND
抑制或NOP 。在一些点开始
这100μS周期和持续至少通过的端
这期间，命令抑制或NOP命令应该
被应用。
一旦100μs的延迟已经满足与至少一个
COMMAND抑制或NOP命令已经得到了应用，
预充电命令应该被应用。所有银行必须
然后进行预充电，从而将所述设备中的所有银行
空闲状态。
一旦处于闲置状态，两个自动刷新周期必须
预制。周期的COM自动刷新后，
完整的SDRAM准备模式寄存器编程。
由于该模式寄存器处于未知状态上电，
应前，将任何操作命令加载。
注册德网络nition
模式寄存器
该模式寄存器用来对网络网元的特定连接的C模式
AS4SD8M16
修订版0.5 04/05
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
4
AUSTIN [ AUSTIN SEMICONDUCTOR ]
