SDRAM
奥斯汀半导体公司
概述
128MB的SDRAM是高速CMOS动态
随机存取存储器包含134 ， 217 ， 728比特。这是
在内部配置为四银行DRAM与
同步接口（所有信号被登记在
时钟信号CLK ）的上升沿。每33 ， 554 ，
432位银行的组织结构4096行×512列由
16位。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并持续一段
在编程序列位置设定的号码。
访问开始以积极的命令的登记，
，然后接着是读或写命令。该
地址位注册与激活命令
用于选择银行和行访问（ BA0 ， BA1
选择银行; A0 -A11选择行） 。地址位
在读或写命令被注册重合
用来选择突发存取的起始列的位置。
在SDRAM提供了可编程只读或
1写脉冲串的长度， 2，4，或8的位置，或在整页
一阵终止选项。可自动预充电功能
被使能，以提供一个自定时行预充电即initi-
ated在脉冲串序列的末端。
128MB的SDRAM采用内部管线
体系结构来实现高速操作。这
体系结构是与预取的2n个规则兼容
体系结构，但它也可以使列地址是
改变在每个时钟周期，实现了高速的，完全
随机操作。预充电一家银行同时访问一个
其他三家银行将隐藏预充电周期，
提供无缝，高速随机存取操作。
128MB的SDRAM设计为3.3V操作
内存系统。自动刷新模式设置，沿
同
a
节电，省电模式。所有的输入和输出
LVTTL兼容。
SDRAM的报价在DRAM经营取得重大进展
性能，包括能够同步突发数据
在高数据速率的自动列地址的产生，
内部银行隐藏预充电之间交错的能力
时间和能力来随意改变地址栏
关于在一个脉冲串存取的每个时钟周期。
AS4SD8M16
功能框图
AS4SD8M16
修订版0.5 04/05
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
2
AUSTIN [ AUSTIN SEMICONDUCTOR ]
