奥斯汀半导体公司
AS4LC4M4 883C
MEG 4 ×4的DRAM
刷新
通过保持权力和执行维护正确的存储单元数据
?
R
?
A
/
硫循环(读,写)或
?
R
?
A
/
S更新周期
(?R
?
A
/
唯一的, CBR ,或隐藏) ,这样的R所有2048组合
?
AS地址执行至少每32毫秒,而不管
? /
的序列。在CBR刷新周期将调用自动刷新计数器
?
R
?
A
/
的寻址。
RAS
CAS
ADDR
DQ V IOH
V IOL
,, ,,, ,,,,,, ,,,,, ,,,,,
,
,,
, ,
,
,
,,
V IH
V IL
V IH
V IL
V IH
V IL
ROW
列( A)
列( B)
柱( C)
COLUMN ( D)
开放
V IH
V IL
V IH
V IL
WE
,,
有效数据( A)
吨WHZ
吨WPZ
,
有效数据( B)
输入数据( C)
吨WHZ
,,
OE
DQS的进入高阻如果我们跌倒了,如果
t
WPZ得到满足,
将保持高阻直至CAS变低,
WE高电平(即,直到一个读周期开始) 。
我们可以使用禁用的DQ准备
在早期的写周期的输入数据。 DQS的
将保持高阻直至CAS变低,
WE高电平(即,直到一个读周期开始) 。
图2
?
W
/
的DQS E控制器
,,
,,
,
,,
不在乎
未定义
AS4LC4M4
牧师11/97
DS000022
2-75
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。