欢迎访问ic37.com |
会员登录 免费注册
发布采购

QT2032 参数 Datasheet PDF下载

QT2032图片预览
型号: QT2032
PDF下载: 下载PDF文件 查看货源
内容描述: [10 Gb/s Serial-to-XAUI PHY ICs for Ethernet and Fibre Channel LAN/ SAN/WAN Applications (CDR)]
分类和应用: 局域网
文件页数/大小: 220 页 / 2383 K
品牌: AMCC [ APPLIED MICRO CIRCUITS CORPORATION ]
 浏览型号QT2032的Datasheet PDF文件第2页浏览型号QT2032的Datasheet PDF文件第3页浏览型号QT2032的Datasheet PDF文件第4页浏览型号QT2032的Datasheet PDF文件第5页浏览型号QT2032的Datasheet PDF文件第7页浏览型号QT2032的Datasheet PDF文件第8页浏览型号QT2032的Datasheet PDF文件第9页浏览型号QT2032的Datasheet PDF文件第10页  
QT2022/32 - Data Sheet: DS3051  
LIST OF TABLES  
Table 1: QT2032 Ball Arrangement Top View (through the package) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11  
Table 2: QT2022 Ball Arrangement Top View (through the package) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12  
Table 3: QT2022/32 Ball Assignment & Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13  
Table 4: Supply Pad and Ball Assignment and Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20  
Table 5: Line Timing Control Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30  
Table 6: VCXO PLL Control Pin Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34  
Table 7: TXPLLOUT Driver Control and LAN Reference Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35  
Table 8: TXPLLOUT Output Frequency vs TXOUT Baud-rate. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35  
Table 9: Path Overhead Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37  
Table 10: Line Overhead Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38  
Table 11: Section Overhead Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39  
Table 12: WIS Synchronization Process Parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41  
Table 13: Serial Overhead Interface Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49  
Table 14: Summary of Defects Processed by WIS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52  
Table 15: RXIN Polarity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55  
Table 16: TXOUT Polarity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56  
Table 17: TxXAUI Lane Ordering. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56  
Table 18: RxXAUI Lane Ordering. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57  
Table 19: LEGACY Pin Register Map Definition Changes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58  
Table 21: Receive Equalizer Truth Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59  
Table 22: Application Mode Based on LANMODE Control Pin and WIS Select Bit . . . . . . . . . . . . . . . . . . . . . . . . 59  
Table 20: LEGACY Pin Changes to Chip Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59  
Table 23: LASI Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62  
Table 24: Receive Alarm Registers (RX_ALARM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64  
Table 25: rx_flag Alarm Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65  
Table 26: Transmit Alarm Registers (TX_ALARM). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65  
Table 27: tx_flag Alarm Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66  
Table 28: WIS Status 3 Register (WIS_ALARM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67  
Table 29: WIS Extended Alarms Status Register (WIS_EXT_ALARM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68  
Table 30: TXENABLE Logic (XFP = 0). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69  
Table 31: TXENABLE Logic (XFP = 1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70  
Table 32: Management Frame Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75  
Table 33: OP Code Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77  
Table 34: XENPAK EEPROM Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80  
Table 35: DOM Update Rates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86  
Table 36: DOM Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88  
Table 37: Data structure of MDIO register configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91  
Table 38: Upload Command and Status Register 1.C005h . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93  
Table 39: System Loopback Modes and MDIO Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96  
Table 40: Network Loopback Modes and MDIO Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96  
Table 41: XAUI Jitter Test Pattern Generator Enable. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98  
6
AppliedMicro - Confidential & Proprietary  
Revision 5.11  
 复制成功!