欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP1S20F672C7N 参数 Datasheet PDF下载

EP1S20F672C7N图片预览
型号: EP1S20F672C7N
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 2132 CLBs, 18460-Cell, CMOS, PBGA672, 35 X 35 MM, 1.27 MM PITCH, LEAD FREE, BGA-672]
分类和应用:
文件页数/大小: 292 页 / 1528 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EP1S20F672C7N的Datasheet PDF文件第86页浏览型号EP1S20F672C7N的Datasheet PDF文件第87页浏览型号EP1S20F672C7N的Datasheet PDF文件第88页浏览型号EP1S20F672C7N的Datasheet PDF文件第89页浏览型号EP1S20F672C7N的Datasheet PDF文件第91页浏览型号EP1S20F672C7N的Datasheet PDF文件第92页浏览型号EP1S20F672C7N的Datasheet PDF文件第93页浏览型号EP1S20F672C7N的Datasheet PDF文件第94页  
Digital Signal Processing Block  
Figure 2–36. 36 × 36 Multiply Mode  
signa (1)  
signb (1)  
aclr  
clock  
ena  
A[17..0]  
B[17..0]  
D
Q
Q
ENA  
D
Q
ENA  
CLRN  
CLRN  
D
ENA  
CLRN  
A[35..18]  
B[35..18]  
D
Q
Q
Data Out  
D
Q
ENA  
D
Q
ENA  
ENA  
36 × 36  
Multiplier  
Adder  
CLRN  
CLRN  
CLRN  
D
signa (2)  
signb (2)  
ENA  
CLRN  
A[35..18]  
B[17..0]  
D
Q
Q
ENA  
D
Q
ENA  
CLRN  
CLRN  
D
ENA  
CLRN  
A[17..0]  
D
Q
Q
ENA  
D
Q
ENA  
CLRN  
CLRN  
B[35..18]  
D
ENA  
CLRN  
Notes to Figure 2–36:  
(1) These signals are not registered or registered once to match the pipeline.  
(2) These signals are not registered, registered once, or registered twice for latency to match the pipeline.  
2–66  
Altera Corporation  
July 2005  
Stratix Device Handbook, Volume 1  
 
 
 复制成功!