欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP1C4F324I7ES 参数 Datasheet PDF下载

EP1C4F324I7ES图片预览
型号: EP1C4F324I7ES
PDF下载: 下载PDF文件 查看货源
内容描述: 气旋FPGA系列数据手册 [Cyclone FPGA Family Data Sheet]
分类和应用: 现场可编程门阵列可编程逻辑时钟
文件页数/大小: 104 页 / 1360 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EP1C4F324I7ES的Datasheet PDF文件第62页浏览型号EP1C4F324I7ES的Datasheet PDF文件第63页浏览型号EP1C4F324I7ES的Datasheet PDF文件第64页浏览型号EP1C4F324I7ES的Datasheet PDF文件第65页浏览型号EP1C4F324I7ES的Datasheet PDF文件第67页浏览型号EP1C4F324I7ES的Datasheet PDF文件第68页浏览型号EP1C4F324I7ES的Datasheet PDF文件第69页浏览型号EP1C4F324I7ES的Datasheet PDF文件第70页  
Cyclone Device Handbook, Volume 1  
Figure 3–1 shows the timing requirements for the JTAG signals.  
Figure 3–1. Cyclone JTAG Waveforms  
TMS  
TDI  
tJCP  
tJCH  
t JCL  
tJPH  
tJPSU  
TCK  
TDO  
tJPXZ  
tJPZX  
tJPCO  
tJSSU  
tJSH  
Signal  
to Be  
Captured  
tJSCO  
tJSZX  
tJSXZ  
Signal  
to Be  
Driven  
Table 3–4 shows the JTAG timing parameters and values for Cyclone  
devices.  
Table 3–4. Cyclone JTAG Timing Parameters & Values  
Symbol  
tJCP  
Parameter  
Min Max Unit  
100  
50  
50  
20  
45  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
TCKclock period  
tJCH  
TCKclock high time  
tJCL  
TCKclock low time  
tJPSU  
tJPH  
JTAG port setup time  
JTAG port hold time  
tJPCO  
tJPZX  
tJPXZ  
tJSSU  
tJSH  
JTAG port clock to output  
25  
25  
25  
JTAG port high impedance to valid output  
JTAG port valid output to high impedance  
Capture register setup time  
20  
45  
Capture register hold time  
tJSCO  
tJSZX  
tJSXZ  
Update register clock to output  
Update register high impedance to valid output  
Update register valid output to high impedance  
35  
35  
35  
3–4  
Preliminary  
Altera Corporation  
January 2007  
 复制成功!