地址线和并行接口,所述Adesto
™
数据闪存
®
采用了急流串行接口
顺序地访问其数据。简单的顺序访问极大地减少了主动销
算,有利于硬件布局,提高了系统的可靠性,最大限度地降低开关噪声,并
减小封装尺寸。该装置被用在许多商业和工业应用的优化
的阳离子,其中高密度,低引脚数,低电压和低功耗是必不可少的。
以允许简单的系统重新编程,该AT45DB081D并不需要高输入
电压进行编程。该器件采用单电源, 2.5V至3.6V或2.7V
到3.6V,同时为程序和读取操作。该AT45DB081D通过启用
片选引脚( CS)和访问通过一个三线接口,包括串行输入的( SI ) ,
串行输出( SO )和串行时钟( SCK ) 。
所有的编程和擦除周期都是自定时的。
2.引脚配置和引脚
图2-1 。
MLF ( VDFN )顶视图
SI
SCK
RESET
CS
1
2
3
4
SO
7
GND
6
VCC
5
WP
8
图2-2 。
SOIC顶视图
SI
SCK
RESET
CS
1
2
3
4
8
7
6
5
SO
GND
VCC
WP
注意:
1.对MLF封装的底部的金属焊盘是浮动的。这种垫可以是“无连接”
或连接到GND
2
AT45DB081D
3596O–DFLASH–1/2013