ADSP-BF531/ADSP-BF532/ADSP-BF533
全速运行模式 - 最高性能
在全速运行模式下，PLL使能，且不被旁路，
提供最高运行频率的能力。这
是上电默认执行状态，其中最大的per-
formance可以实现。处理器内核和所有已启用
外设全速运行。
中断使得处理器转变到活动模式。
的复位而在深度睡眠模式下断言引起时处理
感器转换到全速运行模式。
休眠状态，最大静态省电
在休眠状态下的静态最大化节省通过禁用电源
电压和时钟的处理器内核（CCLK ）和所有
同步外设（ SCLK ） 。内部电压稳压
荡器的处理器可以通过写入B＃ 00被切断
在VR_CTL寄存器的FREQ位。除了禁用
时钟，这台内部电源电压（V
DDINT
）以
0 V提供最低的静态功耗。任何关键
内部存储的信息（存储器内容，寄存器可
帐篷等）必须被写入到现有的非易失性存储装置
要切断电源，如果处理器的状态将被保留。
因为V
DDEXT
在这种模式下仍然提供所有的外部引脚
三态，除非另外指明。这将允许其他设备
可被连接到所述处理器仍然有电
采用无绘制不必要的电流。内部供应
稳压器可以被唤醒或者通过一个实时时钟唤醒或
通过复位管脚。
活动运行模式 - 中等功率节省
在主动模式下，PLL使能，但被旁路。因为
PLL被旁路，处理器的内核时钟（ CCLK ）和系统
在频率为输入时钟（ CLKIN）时钟（SCLK）的运行。在这
模式下，CLKIN到CCLK倍频是可以改变的，
尽管这些变化都没有意识到，直到全对模式
输入。 DMA访问可适当配置L1
回忆。
在主动模式下，能够通过禁止PLL
PLL控制寄存器（ PLL_CTL ） 。如果禁用， PLL必须
转变到全导通或睡眠模式之前重新启用。
表4.电源设置
CORE
PLL
时钟
模式
PLL
旁路（ CCLK ）
FULL -ON
启用否
启用
活跃
启用/是的
启用
残
睡觉
启用
残
深度睡眠禁用
残
Hibernate的残疾人
残
系统
时钟
CORE
（SCLK）
动力
在启用
在启用
在启用
残疾人在
残疾人关
省电
如图
在ADSP - BF531 / ADSP- BF532 /
ADSP -BF533处理器支持三种不同的动力
domains. The use of multiple power domains maximizes flexi
相容性，同时保持符合行业标准
和公约。通过分离的处理器的内部逻辑
为自己的电源域，从RTC和其他分离
I / O ，处理器可以利用动态电源MAN-
理，而不会影响RTC或其它I / O设备。那里
对于各种不同的电源域无顺序要求。
表5.电源域
电源域
所有的内部逻辑，除了RTC
RTC内部逻辑和水晶的I / O
所有其它I / O
V
DD
范围
V
DDINT
V
DDRTC
V
DDEXT
睡眠工作模式，高动态省电
休眠模式通过禁用降低动态功耗
所述时钟输出到处理器内核（CCLK ） 。 PLL和系统
时钟（SCLK） ，但是，继续在该模式下工作。典型
美云外部事件或RTC活动将唤醒
处理器。当在睡眠模式中，唤醒的出现将
使所述处理器以感测在所述旁路位的值
PLL控制寄存器（ PLL_CTL ） 。如果BYPASS禁用，亲
处理器将切换到全速运行模式。如果旁路被激活，
处理器将切换到活动模式。
当处于睡眠模式时，系统DMA访问L1存储器是
不支持。
深度休眠运行模式 - 最大动态功率
储
在深度睡眠模式下最大限度地提高动态储蓄显示电源
abling时钟到所述处理器内核（CCLK ）和所有
同步外设（ SCLK ） 。异步外设，
如RTC的，仍然可以运行，但是将不能够
访问内部资源或外部存储器。这已启动
断模式，只能由复位中断退出
（ RESET ）或异步的中断产生
RTC 。如果在深度睡眠模式下， RTC异步
由处理器的功耗是的主要功能
所述处理器的时钟频率和操作的平方
电压。例如，降低时钟频率25％
结果在动态功耗减少25 ％，而
由25％减少的电压降低动态功耗
超过40 ％ 。此外，这些功率节省是加性的
如果时钟频率和电源电压都降低，
积蓄力量，可显着。
在ADSP - BF531的/动态电源管理功能
ADSP-BF532/ADSP-BF533 processor allows both the proces
索尔的输入电压（V
DDINT
）和时钟频率（f
CCLK
）是
动态控制。
在功耗节省可用的建模
省电因子和％节电计算。
修订版E |
第12页60 |
2007年7月
AD [ ANALOG DEVICES ]
