ADSP-BF531/ADSP-BF532/ADSP-BF533
需要注意的是通用中断可以在全球范围内
启用和禁用的STI和CLI指令，
分别。
• CEC中断标志寄存器（ IPEND ） - 该IPEND
寄存器跟踪所有嵌套的事件。在A组位
IPEND寄存器指示该事件是当前活动或
嵌套在某一级。该寄存器自动更新
由控制器，但可以读出在管理员模式下。
SIC使用提供进一步的控制事件的处理
3个32位的中断控制和状态寄存器。每个寄存器
包含对应于每一个外设中断的位
在显示的事件
• SIC中断屏蔽寄存器（ SIC_IMASK ） - 该寄存器
控制每个外设被屏蔽
中断事件。当位被置位该寄存器中，即
外围事件不被屏蔽，被处理
系统断言的时候。该寄存器口罩位清0
外设事件，防止servic-处理器
荷兰国际集团的事件。
• SIC中断状态寄存器（ SIC_ISR ） - 由于多
外围设备可被映射到一个单独的事件，该寄存器
允许软件来确定哪些外围事件
来源触发中断。一组位指示
外设发出了中断，为0则indi-
凯茨外设未发出事件。
• SIC中断唤醒使能寄存器（ SIC_IWR ） - 通过
使相应的位在这个寄存器，外围
可以被配置为唤醒处理器，如果
生成的事件时核心处于空闲状态。看
由于多个中断源可以映射到一个单一的常规 -
目的中断，多个脉冲，这可以发生simulta-
neously ，之前或中断处理的中断期间，
事件已经对这个中断输入检测。该IPEND稳压
存器的内容由SIC作为中断监视
确认。
ILAT寄存器的相应位时，中断设置上升
边缘检测（检测需要2个内核时钟周期） 。该
当IPEND寄存器位被置位被清零。该
IPEND位表示该事件已进入时处理
SOR管道。在这一点上与CEC将认识和排队
对相应的事件输入一个上升沿事件。该
从常规 - 上升沿过渡最小的延迟
目的中断的IPEND输出断言是三个核心
时钟周期;但是，延迟可能要高得多，这取决于
决于内的活动和所述处理器的状态。
和异步存储器控制器。 DMA能力
外设包括SPORT ， SPI端口，UART和PPI 。每
个人DMA能力的外设至少有一个专用
DMA通道。
在ADSP - BF531 / ADSP - BF532 / ADSP- BF533处理器的DMA
controller supports both 1-dimensional (1-D) and 2-dimen
简称AE，下同（ 2 - D）的DMA传输。 DMA传输的初始化可以
由寄存器或组参数称为实施
描述符块。
二维DMA支持任意行和列
尺寸高达64K的元素由64K元素，任意行
和列步进，最大可达± 32K的元素。此外，该
列步长大小可以小于该行的步长，从而使
实行交错数据流。这个功能是
在视频应用中特别有用，其中数据可以是
解交织的飞行。
DMA类型的例子所支持的ADSP -BF531 /
ADSP - BF532 / ADSP- BF533处理器的DMA控制器包括：
•完成后，即停止一个单一的，线性的缓冲区
•圆形， autorefreshing缓冲区，中断对每个
全部或分数全缓冲
• 1 -D或2-D DMA的使用描述符的链表
使用描述符的数组中，只有指定• 2-D DMA
在一个共同的网页基地DMA地址
除了专用外设的DMA通道，有
2对存储器DMA通道提供接送服务
之间的各种回忆的ADSP -BF531的/
ADSP - BF532 / ADSP- BF533处理器的系统。这使得
任何memories-之间的数据块传输
包括外部SDRAM， ROM，SRAM和闪存内存 -
以最小的处理器干预。存储器的DMA传输
can be controlled by a very flexible descriptor-based methodol
术或通过一个标准的基于寄存器的自动缓冲机制。
实时时钟
该处理器的实时时钟（ RTC ）提供了一组强大的
数字手表的功能，包括当前时间，秒表，和
警报。该RTC的时钟由外部32.768 kHz晶振
在ADSP - BF531 / ADSP - BF532 / ADSP- BF533处理器。该
RTC有专用的电源引脚，使得它可以
保持供电和时钟即使在亲的其余部分
处理器处于低功耗状态。 RTC提供了数
可编程中断选项，包括中断每节
OND ，分钟，小时，天或时钟周期，中断对
可编程秒表倒计时，或中断在亲
编程的报警时间。
32.768 kHz的输入时钟频率分频为1赫兹
由预分频器的信号。定时器的计数功能包含
四个计数器： 60秒计数器， 60分钟计时器， 24
小时计数器，以及一个32768天计数器。
当启用时，报警功能会产生一个中断时，
定时器的输出相匹配的已编程值
报警控制寄存器。有两种报警：第一是报警
对于一天的时间。所述第二报警是用于一天的时间
那一天。
2007年7月
DMA控制器
在ADSP - BF531 / ADSP - BF532 / ADSP- BF533处理器
支持自动化的多个独立的DMA通道
数据传输以用于处理器核心最小的开销。
DMA传输可以在处理器内部之间发生
存储器和任一有DMA能力的外设。加成
盟友， DMA传输可以在任何的之间完成
DMA能力的外围设备，并连接到外部设备
外部存储器接口，包括SDRAM控制器
修订版E |
第8页60 |
AD [ ANALOG DEVICES ]
