AD73311L
ADC编码
F
B
= 4kHz的
FS
INIT
= DMCLK / 8
ADC的编码方案是二进制补码格式（见
图8）。所述输出字由抽取形成的
滤波器，其从所述单一比特输出生长的字长
Σ-Δ调制器，一个15位字，它是16位的
转移被使用作为标志位，以指示任何控制或数据
在框架中。
V
REF
+ (V
REF
0.32875)
V
客栈
一。模拟抗混叠滤波器的传递函数
信号传递函数
类似物
输入
V
REF
噪声传递函数
V
REF
– (V
REF
0.32875)
V
INP
10...00
F
B
= 4kHz的
FS
INIT
= DMCLK / 8
00...00
01...11
ADC码差分
B 。模拟Σ-Δ调制传递函数
V
REF
+ (V
REF
0.6575)
V
客栈
类似物
输入
V
REF
V
REF
– (V
REF
F
B
= 4kHz的FS
国际米兰
= DMCLK / 256
0.6575)
V
INP
00...00
01...11
10...00
Ç 。数字抽取滤波器的传递函数
解码器通道
ADC CODE单端
图8. ADC传递函数
译码器信道包括一个数字内插器，数字
Σ-Δ调制器，一个单比特数字 - 模拟转换器
器（DAC ），模拟平滑滤波器和可编程增益
扩增fi er与差分输出。
F
B
= 4kHz的FS
最终科幻
= 8kHz的
FS
国际米兰
= DMCLK / 256
DAC编码
ð 。最终滤波器LPF （ HPF ）传递函数
图7. AD73311L ADC频率响应
抽取滤波器
该DAC编码方案是在二进制补码格式
0x7FFF的是全面积极为0x8000是全面
消极的。
插值滤波器
在AD73311L使用的数字滤波器进行了两次祁门功夫，功夫
坦功能。首先，它消除带外的量化
噪声，它是由模拟调制器形，其次，它
抽取高频比特流，以一个较低的速率的15位字。
抗混叠抽取滤波器是一个正弦-立方数字滤波器
这减少了来自DMCLK / 8的采样速率的调制
TOR到输出率的DMCLK / M的SPORT （其中M
依赖于采样速率设置-M = 256 @ 64千赫; M =
512 @ 32 kHz时， M = 1024 @ 16 kHz时， M = 2048 @ 8千赫） ，和
增加了从单个位到15位的分辨率。它的Z反
形式被给定为： [（ 1-z
–N
)/(1–Z
–1
)]
3
其中N由下式确定
采样率（N = 32 @ 64 kHz时， N = 64 @ 32 kHz时， N =
128 @ 16 kHz时， N = 256 @ 8千赫） 。这保证一个最小的
25群延迟
µs
在64 kHz的采样率。
防影像插补滤波器是一个正弦-立方数字滤波器
该上采样的16位的输入字从体育
的DMCLK / M （其中M依赖于采样速率的输入速率
设置-M = 256 @ 64 kHz的; M = 512 @ 32 kHz时， M = 1024 @
16千赫，M = 2048 // 8千赫）下，于DMCLK / 8时的速率
科幻滤波衰减的插值亲生成的图像
塞斯。它的Z变换由下式给出： [（ 1 -Z的
–N
)/(1–Z
–1
)]
3
其中，n是
由采样率决定（N = 32 @ 64 kHz时， N = 64 @
32 kHz时， N = 128 @ 16 kHz时， N = 256 @ 8千赫） 。该DAC
接收到的16位样本从主DSP处理器的速率
DMCLK / M 。如果主机处理器不能写一个新值
串行端口，现有的（前）的数据被再次读出。该
数据流是由网络连接的抗镜像插值滤波器进行滤波，
但有一个选项，以绕过插器的微型
妈妈群延迟CON组fi guration通过设置IBYP位（ CRE ： 5 ）的
控制寄存器E.插值滤波器具有相同的字符
开创性意义作为ADC的抗混叠抽取滤波器。
–10–
REV 。一
AD [ ANALOG DEVICES ]
