AD73311L
内插滤波器的输出被输入到DAC的数字
Σ-Δ调制器，其中， 16位数据转换为1位
样品在DMCLK / 8的速率。调制器的噪声形状
使固有的过程中的误差最小化的信号
在转换器的通频带。的比特流输出
Σ-Δ调制器被馈送到单个位的DAC ，其中它是
转换为模拟电压。
模拟平滑滤波和PGA
SPORT概述
该AD73311L SPORT是一个灵活的，全双工，同步
串行端口的协议已经被设计为允许多达8个
AD73311L要连接的设备，在级联，以一个单一的DSP
通过一个6线接口。它有一个非常灵活的架构，可
被网络骗子通过编程两个内部控制寄存器gured
字符。该AD73311L SPORT有三种不同的操作模式
化：控制模式，数据模式和混合控制/数据模式。
在控制模式（ CRA ： 0 = 0 ）时，器件的内部CON连接gura-
化可以通过写网络编程已经内部控制
寄存器。在这种模式下，控制信息可以被写入到或
从编解码器读出。在数据模式（ CRA ： 0 = 1 ） ，信息
发送到所述设备被用于更新解码器部分
器（DAC） ，而编码器部（ADC）的数据被从读
装置。在这种模式下，只有DAC和ADC的数据写入或
从设备中读取。混合模式（CRA ：0 = 1和CRA ：1 = 1）
允许用户选择的信息是否被发送到
该器件包含任何控制信息或DAC数据。
这是通过使用16位的帧的MSB作为标志来实现
位。混合模式降低了分辨率为15位，最高位
被用于指示是否在所述的16位的信息
帧是控制信息或DAC / ADC的数据。
在SPORT特点是使用单一的16位串行寄存器
对于输入和输出数据传送。作为输入和输出
把数据必须共享相同的寄存器也有一些注意事项
必须要遵守。主要预防措施是，没有Infor公司
息必须被写入到体育不参考的
输出采样的事件，也就是当串行寄存器会
覆盖了最新的ADC采样字。一旦SPORT
开始输出最新的ADC话那么它是安全的DSP
写新的控制或数据字的编解码器。在几个特定的
音响gurations ，数据可以被写入到该设备与重合
输出样本被移出串行寄存器见
部分接口上的设备。串行时钟速率（CRB ：2-3）
德网络网元众多16位字如何被写入设备之前，
下一个输出样本事件会发生。
在体育框图，在图9中示出，详细说明了6
控制寄存器（ A- F） ，外部MCLK内部DMCLK
分频器和串行时钟分频器。分频器率控制
通过控制寄存器B的设置的AD73311L有
主时钟分频器，允许用户划分的灵活性
外部可用高频DSP或CPU时钟溢出来产生
在编解码器内部吃了较低频率的主时钟，
可能更适合于任一串行传输或采样率
要求。主时钟分频器具有网络连接已经分频选项
（ 1 ÷默认情况下，
÷
2,
÷
3,
÷
4,
÷
5）通过加载设置
主时钟分频网络场中的寄存器B与适当的
代码。一旦内部设备主时钟（ DMCLK ）有
使用主时钟分频，采样率被设定和
串行时钟的设置都源自DMCLK 。
在体育可以在四个不同的串行时钟（SCLK）率工作：
从DMCLK ， DMCLK / 2选择， DMCLK / 4或DMCLK / 8 ，
其中， DMCLK是内部或设备的主时钟产生
从外部或销的主时钟被除以
主时钟分频器。当在较低的SCLK速率工作
DMCLK / 8，其适用于具有较慢的DSP接口，
在SPORT将支持最多级联两台设备
与DMCLK / 256的采样速率。
单个位的DAC的采样DMCLK / 8的输出，
因此，有必要对滤波器来重构的输出
低频信号。该解码器的模拟平滑滤波器
包括一个连续时间滤波器前面有一个三阶的
开关电容滤波器。连续时间滤波器形成部分
输出可编程增益放大器洱（ PGA ） 。美巡赛
可用于调整输出信号电平从-15 dB到
6分贝在3分贝步骤，如表IV所示。 PGA增益为
在控制：由位OGS0 ， OGS1和OGS2 （4-6 CRD ）设置
D.注册
表Ⅳ中。 PGA设置的信道解码器
OGS2
0
0
0
0
1
1
1
1
OGS1
0
0
1
1
0
0
1
1
OGS0
0
1
0
1
0
1
0
1
增益（dB ）
+6
+3
0
–3
–6
–9
–12
–15
差分输出放大器器
该解码器具有差分模拟输出对（ VOUTP和
VOUTN ） 。输出信道可以通过设置静音
MUTE位（ CRD ： 7）控制寄存器D.输出信号
是直流偏置的编解码器的片上电压参考。
参考电压
该AD73311L参考， REFCAP ，是一个带隙基准
它提供了一个低噪声，温度补偿的参考
到DAC和ADC 。参考的缓冲版本
此外，还提供对REFOUT引脚和可用于
偏置其他外部模拟电路。引用有一个默认
1.2 V.标称值
参考输出（ REFOUT ）可被允许用于偏压
外部电路通过设置RU位（ CRC ： 6）结直肠癌。
串行端口（ SPORT ）
该编解码器通过双向主处理器进行通信
tional同步串行端口（SPORT ），这是兼容
与大多数现代的DSP 。该运动是用来发送和
接收数字数据和控制信息。
在发送和接收模式下，数据传送的
串行时钟（ SCLK）速度与MSB被转移连接第一个。
由于这项运动使用通用串行寄存器的事实
串行输入和输出，一个AD73311L之间的通信
编解码器和一个主处理器（ DSP引擎）必须始终是initi-
由编解码器本身ated 。这保证了有没有危险
该信息被发送到编解码器被损坏时
ADC采样是由解码器的输出。
REV 。一
–11–
AD [ ANALOG DEVICES ]
