AD7245A/AD7248A
在AD7245A的在多DAC系统中的双缓冲
允许用户同时更新所有DAC 。在图
13 ，一个12位的字被加载到每个的输入锁存器
DAC的顺序。然后，用一个指令至相应
吃了地址，
CS4
（即
LDAC ）
被拉低，更新所有
DAC的同步。
表VI 。示例程序从68000加载AD7245A
01000
move.w
#X,D0
所需的DAC数据，X
加载到数据重新
gister 0 X可以是任何
介于0和4094价值
（十进制）或0和OFFF
（十六进制）。
在数据X被传送
D0和之间
DAC锁存器。
控制返回到
系统监控程序
使用这两种
指令。
move.w
D0,$E000
move.b
#228,D7
陷阱
#14
微处理器接口， AD7248A
图13. AD7245A到8086多个DAC接口
AD7245A - MC68000接口
该MC68000和AD7245A之间的接口是accom-
使用图14的电路再次将AD7245A plished
采用的是单缓冲模式。对于负载的软件例程
荷兰国际集团的数据到AD7245A给出在表VI中。在本实施例
该AD7245A位于地址E000 ，和12位字是
在一个MOVE指令写入到DAC 。
图15示出了用于接口连接图
AD7248A到两个8085A和8088微处理器。这
方案还适用于在Z80微处理器，但Z80
地址/数据总线不必被解复用。数据是
加载到AD7248A是右对齐。该AD7248A是
存储器映射与用于输入一个单独的存储器地址
锁存高字节，输入锁存低字节和DAC锁存器。
数据首先写入AD7248A输入锁存器中的两个写
操作。无论是高字节或低字节数据可以是
第一次写入AD7248A输入锁存器。在写
AD7248A DAC锁存器地址传送输入锁存数据
在DAC锁存器，并更新输出电压。另外，
该
LDAC
输入可以是异步的，或者可以是通用的一
AD7248As的若干同时更新数
电压通道。
图15. AD7248A为8085A / 8088接口
图14. AD7245A至68000接口
为AD7248A之间的接口的连接图
和68008微处理器被示于图16再一次
在AD7248A作为内存映射的设备和数据是正确的
有道理的。在这种情况下， AD7248A被配置在自动
马蒂奇传输模式，这意味着输入的高字节
锁存器具有相同的地址作为DAC锁存器。数据被写入到
该AD7248A由第一写入数据到AD7248A低字节。
写数据到输入锁存器的高字节也传送
输入锁存器的内容到DAC锁存器，并更新输出。
REV 。一
–13–
AD [ ANALOG DEVICES ]
