AD7245A/AD7248A
双极性配置
为AD7245A / AD7248A ，双极配置，它
给出的输出电压范围从-5 V至+5 V ，通过实现
连接第r
OFS
输入到REF OUT和连接ř
FB
和V
OUT
。该AD7245A / AD7248A必须从操作
双电源供电，以实现这一目标的输出电压范围。代码
表双极操作示于表IV中。
表Ⅳ中。双极性码表
DAC锁存器的内容
最高位
最低位
1111
1111
1111
模拟量输出， V
OUT
+V
REF
×
2048
+V
REF
×
2048
0V
1
–V
REF
×
2048
1
2047
1000
1000
0111
0000
0000
1111
0001
0000
1111
图9. AGND偏置电路
可编程电流吸收器
0000
0000
0001
–V
REF
×
2048
–V
REF
×
=
–V
REF
2048
1
2048
2047
图10示出了如何将AD7245A / AD7248A以被配置
为带有一个功率MOSFET晶体管，该VN0300M ，以亲
韦迪从V可编程电流吸收器
DD
或V
来源
。该
VN0300M放置在AD7245A的反馈/
AD7248A放大器。整个电路可在单个操作
电源通过捆绑的V
SS
在AD7245A的/ AD7248A至AGND 。
吸收电流，我
SINK
，可以表示为：
I
SINK
=
D
×V
REF
R1
0000
0000
0000
注意事项：1
最低位
= 2
×
V
REF
(2
–11
) =
V
REF
2048
AGND偏置
该AD7245A / AD7248A AGND引脚上面系有偏见
统的GND（ AD7245A / AD7248A DGND ），以提供一个偏移
“零”的模拟输出电压电平。随着对上午增益
plifier （R
OFS
= V
OUT
= R
FB
）的输出电压V
OUT
是EX-
压为：
V
OUT
= V
BIAS
+ D
V
REF
其中，D是所述数字字中的一个分数表示
DAC锁存器和V
BIAS
时的电压施加到AD7245A /
AD7248A AGND引脚。
因为目前流出的AGND引脚随的
数字代码， AGND引脚应该从低阻抗驱动
ANCE来源。电路配置概述了AGND偏置
图9采用AD589 ，一个1.23 V带隙基准。
如果为2的增益被用于在缓冲放大器的输出电压，
V
OUT
被表示为
V
OUT
= 2(V
BIAS
+ D
V
REF
)
在这种情况下，必须小心，以确保最大的输出
放电压不大于Vout
DD
-3 V的V
DD
–V
OUT
OVER-
头必须大于3V，以确保正确操作
的一部分。需要注意的是V
DD
和V
SS
为AD7245A / AD7248A绝
被引用到DGND （系统GND ） 。整个电路可以
与V单电源供电
SS
在AD7245A的引脚/
AD7248A连接到系统接地。
图10.可编程电流灌
使用VN0300M ，负载两端的电压降可以典型
美云一样大V
来源
-6 V ）与V
OUT
该DAC在
+ 5V。因此，对于50mA的电流流过R 1 （有
DAC寄存器中全1 ）的最大负荷为200
Ω
同
V
来源
= 15 V的VN0300M实际上可以控制电流
高达500 mA和仍然正常工作的电路，但在
实际的电路必须具有较大的V值使用
来源
否则它需要一个非常小的负载。
自上的基准电压的偏差值
AD7245A / AD7248A是
±
0.2 ％ ，对我那么的绝对值
SINK
可以通过改变
±
0.2％的从设备到设备对于R 1的一个固定值。
因为AD7245A的输入偏置电流/ AD7248A的运
安培只是皮安的顺序，其在宿电流作用
租金是可以忽略不计。搭售第r
OFS
输入至R
FB
输入减少这种
效果更进一步，防止可能发生的噪声拾取
如果R
OFS
脚被悬空。
–11–
REV 。一
AD [ ANALOG DEVICES ]
