ACT5880
Rev 2, 03-Sep-13
GLOBAL REGISTER MAP
BITS NAMES AND DEFAULTS
FUNCTION
ADDR.
BLOCK
D7
x
D6
x
D5
D4
D3
D2
D1
D0
VSET[5]
VSET[4]
VSET[3]
VSET[2]
VSET[1]
VSET[0]
REG6
REG6
0x48
0x49
0x4C
0x4D
0x50
0x51
0x54
0x55
0x58
0x59
0x5C
0x5D
0x60
0x61
0x64
0x65
0
0
1
1
0
1
0
1
ON
0
DIS
0
LOWIQ
DELAY[2]
DELAY[1]
DELAY[0]
nFLTMSK
OK
0
0
0
0
0
R
x
x
VSET[5]
VSET[4]
VSET[3]
VSET[2]
VSET[1]
VSET[0]
REG7
0
0
1
1
0
1
1
0
ON
1
DIS
0
LOWIQ
DELAY[2]
DELAY[1]
DELAY[0]
nFLTMSK
OK
REG7
0
0
0
0
0
R
x
x
VSET[5]
VSET[4]
VSET[3]
VSET[2]
VSET[1]
VSET[0]
REG8
0
0
1
1
0
0
0
1
ON
1
DIS
0
LOWIQ
DELAY[2]
DELAY[1]
DELAY[0]
nFLTMSK
OK
REG8
0
0
0
0
0
R
x
x
VSET[5]
VSET[4]
VSET[3]
VSET[2]
VSET[1]
VSET[0]
REG9
0
0
0
1
1
0
0
0
ON
0
DIS
0
LOWIQ
DELAY[2]
DELAY[1]
DELAY[0]
nFLTMSK
OK
REG9
0
0
0
0
0
R
x
x
VSET[5]
VSET[4]
VSET[3]
VSET[2]
VSET[1]
VSET[0]
REG10
REG10
REG11
REG11
REG12
REG12
REG13
REG13
0
0
1
1
1
0
0
1
ON
1
DIS
0
LOWIQ
DELAY[2]
DELAY[1]
DELAY[0]
nFLTMSK
OK
0
0
0
0
0
R
x
x
VSET[5]
VSET[4]
VSET[3]
VSET[2]
VSET[1]
VSET[0]
0
0
1
0
0
1
0
0
ON
0
DIS
0
LOWIQ
DELAY[2]
DELAY[1]
DELAY[0]
nFLTMSK
OK
0
0
0
0
0
R
x
x
VSET[5]
VSET[4]
VSET[3]
VSET[2]
VSET[1]
VSET[0]
0
0
1
0
0
1
0
0
ON
0
DIS
0
LOWIQ
DELAY[2]
DELAY[1]
DELAY[0]
nFLTMSK
OK
0
VSET[5]
1
0
0
0
0
R
x
x
VSET[4]
VSET[3]
VSET[2]
VSET[1]
VSET[0]
0
0
1
DELAY[2]
0
0
DELAY[1]
0
1
DELAY[0]
0
0
nFLTMSK
0
0
OK
R
ON
0
DIS
0
LOWIQ
0
Cont'd in next page.
Note:
REG6 to REG13: The registers for regulators that generate the OUT6 to OUT13.
RFU is the bit reserved for future use. R: Read accessible, writing to the bit does not make change to the volume. X is
uncertain volume.
www.active-semi.com
Copyright © 2013 Active-Semi, Inc.
Active-Semi Confidential―Do Not Copy or Distribute
ActivePMUTM and ActivePathTM are trademarks of Active-Semi.
I2CTM is a trademark of NXP.
- 14 -
ACTIVE-SEMI [ ACTIVE-SEMI, INC ]
