欢迎访问ic37.com |
会员登录 免费注册
发布采购

VS1005 参数 Datasheet PDF下载

VS1005图片预览
型号: VS1005
PDF下载: 下载PDF文件 查看货源
内容描述: 此产品是芬兰VLSI刚刚研发成功的音频编解码芯片样品 [此产品是芬兰VLSI刚刚研发成功的音频编解码芯片样品]
分类和应用:
文件页数/大小: 104 页 / 1715 K
品牌: ETC [ ETC ]
 浏览型号VS1005的Datasheet PDF文件第1页浏览型号VS1005的Datasheet PDF文件第2页浏览型号VS1005的Datasheet PDF文件第4页浏览型号VS1005的Datasheet PDF文件第5页浏览型号VS1005的Datasheet PDF文件第6页浏览型号VS1005的Datasheet PDF文件第7页浏览型号VS1005的Datasheet PDF文件第8页浏览型号VS1005的Datasheet PDF文件第9页  
VS1005g Datasheet  
CONTENTS  
7.1.3 Digital Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22  
7.2 Analog Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24  
8 Oscillator and Reset Configuration  
9 Firmware Operation  
25  
26  
9.1 SPI Boot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26  
9.2 NAND FLASH Probe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27  
9.3 UART Boot/Monitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28  
9.4 Default Firmware Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29  
9.4.1 USB Mass Storage and Audio Device . . . . . . . . . . . . . . . . . . 29  
9.4.2 Default Player Application . . . . . . . . . . . . . . . . . . . . . . . . 29  
9.5 Supported Audio Codecs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31  
9.5.1 Supported MP3 (MPEG layer III) Formats . . . . . . . . . . . . . . . 31  
10 VS1005 Peripherals and Registers  
32  
10.1 The Processor Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32  
10.2 VS1005 Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32  
10.3 VS1005 Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33  
10.4 Interrupt Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34  
10.4.1 Interrupt Controller Registers . . . . . . . . . . . . . . . . . . . . . . 35  
10.4.2 Enable INT_ENABLE[L/H][0/1] . . . . . . . . . . . . . . . . . . . . . . 35  
10.4.3 Origin INT_ORIGIN[0/1] . . . . . . . . . . . . . . . . . . . . . . . . . 35  
10.4.4 Vector INT_VECTOR . . . . . . . . . . . . . . . . . . . . . . . . . . . 36  
10.4.5 Enable Counter INT_ENCOUNT . . . . . . . . . . . . . . . . . . . . . 36  
10.4.6 Global Disable INT_GLOB_DIS . . . . . . . . . . . . . . . . . . . . . 36  
10.4.7 Global Enable INT_GLOB_EN . . . . . . . . . . . . . . . . . . . . . . 36  
10.5 DSP Clock Domain Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37  
10.5.1 General Purpose Software Registers . . . . . . . . . . . . . . . . . . 37  
10.5.2 Peripheral IO control . . . . . . . . . . . . . . . . . . . . . . . . . . . 37  
10.5.3 PLL clock control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37  
Version: 0.2, 2012-03-16  
3
 复制成功!