功能概述
3.13.1
UART访问的寄存器
系统程序员能够访问和控制所有的UART的寄存器中总结
表3-14 。这些寄存器控制UART的操作，接收数据和发送数据。这些说明
寄存器遵循表3-15 。请参阅表3-24对外设存储器映射寄存器的更多信息。
表3-15 。访问的寄存器汇总
UART SUBBANK地址
0
（ DLAB = 0）
位
号
接收器
卜FF器
注册
（阅读
只）
RBR
0
（ DLAB = 0）
发射机
控股
注册
（写
只）
THR
0（ DLAB = 1）
或8
除数
LATCH
（ LSB ）
DLL
1
（ DLAB = 0）
打断
启用
注册
IER
启用
收到
数据
可用的
打断
（而彼）
启用
发射机
控股
注册
空
打断
（ ETBEI ）
启用
接收器
线路状态
打断
（ ELSI ）
0
‡
1（ DLAB = 1）
或9
除数
LATCH
（MSB）
DLM
2
打断
IDENT 。
注册
（阅读
只）
IIR
2
FIFO
控制
注册
（写
只）
FCR
3
4
5
6
7
LINE
控制
注册
LCR
字
长
SELECT
位0
(WLS0)
调制解调器
控制
注册
MCR
LINE
状态
注册
LSR
重
SERVED
注册
RSV
刮
注册
SCR
0
数据位0 †
数据位0
位0
8位
0如果
打断
PENDING
FIFO
启用
X
数据
准备
（ DR ）
X
位0
1
数据位1
数据位1
第1位
9位
打断
ID
第1位
接收器
FIFO
RESET
字
长
SELECT
第1位
(WLS1)
X
泛滥
错误
（ OE）的
X
第1位
2
数据位2
数据位2
第2位
10位
打断
ID
第2位
打断
ID
第3位
§
发射机
FIFO
RESET
数
of
停止位
机顶盒（STB ）
奇偶
启用
（ PEN）的
连
奇偶
SELECT
（ EPS ）
STICK
奇偶
X
奇偶
错误
（PE）的
取景
错误
（ FE ）
休息
打断
（ BI ）
发射机
控股
注册
（ THRE ）
发射机
空
（ TEMT ）
错误
RCVR
FIFO
§
0
X
第2位
3
数据位3
数据位3
第3位
11位
0
‡
X
X
第3位
4
数据位4
数据位4
4位
0
12位
0
版权所有
环
X
4位
5
数据位5
数据位5
第5位
0
13位
0
版权所有
0
‡
X
第5位
6
数据位6
数据位6
第6位
0
14位
FIFO的
启用
§
接收器
TRIGGER
（ LSB ）
接收器
TRIGGER
（MSB）
0
休息
控制
除数
LATCH
ACCESS
位
（ DLAB ）
0
0
X
第6位
7
数据位7
数据位7
第7位
0
15位
FIFO的
启用
§
0
X
第7位
8 – 15
0
0
0
0
0
0
0
0
0
†位0是最小显著位。它是串行发送或接收的第一位。
‡必须写为零。
§这些位始终为0 ，在TL16C450模式。
注： X =不喜欢写，不确定的读操作。
40
SPRS007B
2001年11月 - 修订2003年7月
ETC [ ETC ]
