Table A-1 Instruction Set (cont)
Addressing Mode/
Instruction Length (bytes) Condition Code
Mnemonic
Operation
I
H N Z V C
↑
↑
↑
↓
↑
↓
SHAL.B Rd
B
B
B
B
B
B
B
B
2
2
2
2
2
2
2
2
2
— — ↓
↓
2
2
2
2
2
2
2
2
C
0
0
b7
b0
↑
↑
↓
↑
↓
SHAR.B Rd
SHLL.B Rd
SHLR.B Rd
ROTXL.B Rd
ROTXR.B Rd
ROTL.B Rd
ROTR.B Rd
— — ↓
0
0
0
0
0
0
0
C
b7
b0
↑
↑
↓
↑
↓
— — ↓
C
b7
b0
↑
↓
↑
↓
— — 0
0
C
b7
b0
↑
↑
↓
↑
↓
— — ↓
C
b7
b0
↑
↑
↓
↑
↓
— — ↓
b7
b0
C
↑
↑
↓
↑
↓
— — ↓
C
b7
b0
↑
↑
↓
↑
↓
— — ↓
C
b7
b0
BSET #xx:3, Rd
BSET #xx:3, @Rd
BSET #xx:3, @aa:8
BSET Rn, Rd
B (#xx:3 of Rd8) ← 1
— — — — — — 2
— — — — — — 8
— — — — — — 8
— — — — — — 2
— — — — — — 8
— — — — — — 8
— — — — — — 2
— — — — — — 8
— — — — — — 8
— — — — — — 2
B (#xx:3 of @Rd16) ← 1
B (#xx:3 of @aa:8) ← 1
B (Rn8 of Rd8) ← 1
4
4
4
4
4
4
2
2
2
BSET Rn, @Rd
BSET Rn, @aa:8
BCLR #xx:3, Rd
BCLR #xx:3, @Rd
BCLR #xx:3, @aa:8
BCLR Rn, Rd
B (Rn8 of @Rd16) ← 1
B (Rn8 of @aa:8) ← 1
B (#xx:3 of Rd8) ← 0
B (#xx:3 of @Rd16) ← 0
B (#xx:3 of @aa:8) ← 0
B (Rn8 of Rd8) ← 0
401
ETC [ ETC ]
