Table A-1 lists the H8/300L CPU instruction set.
Table A-1 Instruction Set
Addressing Mode/
Instruction Length (bytes) Condition Code
Mnemonic
Operation
I
H N Z V
C
↑
↑
↓
MOV.B #xx:8, Rd
MOV.B Rs, Rd
MOV.B @Rs, Rd
B #xx:8 → Rd8
B Rs8 → Rd8
2
— — ↓
0
0
0
0
— 2
— 2
— 4
— 6
↑
↑
↓
2
— — ↓
↑
↑
↓
B @Rs16 → Rd8
B @(d:16, Rs16)→ Rd8
2
— — ↓
↑
↑
↓
MOV.B @(d:16, Rs),
Rd
4
— — ↓
↑
↑
↓
MOV.B @Rs+, Rd
B @Rs16 → Rd8
Rs16+1 → Rs16
2
— — ↓
0
— 6
↑
↑
↓
MOV.B @aa:8, Rd
MOV.B @aa:16, Rd
MOV.B Rs, @Rd
B @aa:8 → Rd8
2
4
— — ↓
0
0
0
0
— 4
— 6
— 4
— 6
↑
↑
↓
B @aa:16 → Rd8
B Rs8 → @Rd16
B Rs8 → @(d:16, Rd16)
— — ↓
↑
↑
↓
2
— — ↓
↑
↑
↓
MOV.B Rs, @(d:16,
Rd)
4
— — ↓
↑
↑
↓
MOV.B Rs, @–Rd
B Rd16–1 → Rd16
Rs8 → @Rd16
2
— — ↓
0
— 6
↑
↑
↓
MOV.B Rs, @aa:8
MOV.B Rs, @aa:16
MOV.W #xx:16, Rd
MOV.W Rs, Rd
B Rs8 → @aa:8
2
4
— — ↓
0
0
0
0
0
0
— 4
— 6
— 4
— 2
— 4
— 6
↑
↑
↓
B Rs8 → @aa:16
W #xx:16 → Rd
— — ↓
↑
↑
↓
4
— — ↓
↑
↑
↓
W Rs16 → Rd16
2
— — ↓
↑
↑
↓
MOV.W @Rs, Rd
W @Rs16 → Rd16
W @(d:16, Rs16) → Rd16
2
2
— — ↓
↑
↑
↓
MOV.W @(d:16, Rs),
Rd
4
4
— — ↓
↑
↑
↓
MOV.W @Rs+, Rd
W @Rs16 → Rd16
Rs16+2 → Rs16
2
2
— — ↓
0
— 6
↑
↑
↓
MOV.W @aa:16, Rd
MOV.W Rs, @Rd
W @aa:16 → Rd16
4
4
— — ↓
0
0
0
— 6
— 4
— 6
↑
↑
↓
W Rs16 → @Rd16
— — ↓
↑
↑
↓
MOV.W Rs, @(d:16,
Rd)
W Rs16 → @(d:16, Rd16)
— — ↓
↑
↑
↓
MOV.W Rs, @–Rd
W Rd16–2 → Rd16
Rs16 → @Rd16
— — ↓
0
— 6
↑
↑
↓
MOV.W Rs, @aa:16
POP Rd
W Rs16 → @aa:16
— — ↓
0
0
— 6
— 6
↑
↑
↓
W @SP → Rd16
SP+2 → SP
2
2
— — ↓
↑
↑
↓
PUSH Rs
W SP–2 → SP
Rs16 → @SP
— — ↓
0
— 6
399
ETC [ ETC ]
