Z8 Encore! XP® 4K Series
Product Specification
205
Table 127. eZ8 CPU Instruction Summary (Continued)
Address Mode
Flags
Assembly
Mnemonic
Opcode(s)
(Hex)
Fetch Instr.
H Cycles Cycles
Symbolic Operation
dst
R
src
C
Z
S
V
D
RR dst
E0
E1
*
*
*
*
–
–
2
2
2
3
D7 D6 D5 D4 D3 D2 D1 D0
dst
C
IR
RRC dst
R
C0
C1
*
*
*
*
*
*
*
*
–
1
–
*
2
2
2
3
D7 D6 D5 D4 D3 D2 D1 D0
dst
C
IR
SBC dst, src
dst ← dst – src - C
r
r
r
32
33
34
35
36
37
38
39
DF
D0
D1
2
2
3
3
3
3
4
4
1
2
2
3
4
3
4
3
4
3
3
2
2
3
Ir
R
R
R
IR
IM
IM
ER
IM
R
IR
ER
ER
SBCX dst, src
dst ← dst – src - C
C ← 1
*
*
*
*
1
*
SCF
1
*
–
*
–
*
–
0
–
–
–
–
SRA dst
R
D7 D6 D5 D4 D3 D2 D1 D0
dst
C
C
IR
SRL dst
R
1F C0
1F C1
*
*
0
*
–
–
3
3
2
3
0
D7 D6 D5 D4 D3 D2 D1 D0
dst
IR
SRP src
STOP
RP ← src
IM
01
6F
22
23
24
25
26
27
–
–
*
–
–
*
–
–
*
–
–
*
–
–
1
–
–
*
2
1
2
2
3
3
3
3
2
2
3
4
3
4
3
4
STOP Mode
dst ← dst – src
SUB dst, src
r
r
r
Ir
R
R
R
IR
R
IR
IM
IM
Flags Notation:
PS022815-0206
* = Value is a function of the result of the operation.
– = Unaffected
X = Undefined
0 = Reset to 0
1 = Set to 1
eZ8 CPU Instruction Set
ZILOG [ ZILOG, INC. ]
