欢迎访问ic37.com |
会员登录 免费注册
发布采购

XC3S100E-4VQG100CS1 参数 Datasheet PDF下载

XC3S100E-4VQG100CS1图片预览
型号: XC3S100E-4VQG100CS1
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 572MHz, 2160-Cell, CMOS, PQFP100,]
分类和应用: 时钟可编程逻辑
文件页数/大小: 227 页 / 6528 K
品牌: XILINX [ XILINX, INC ]
 浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第208页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第209页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第210页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第211页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第213页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第214页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第215页浏览型号XC3S100E-4VQG100CS1的Datasheet PDF文件第216页  
Spartan-3E FPGA Family: Pinout Descriptions  
Table 151: FG400 Package Pinout (Cont’d)  
Table 151: FG400 Package Pinout (Cont’d)  
XC3S1200E  
XC3S1600E  
Pin Name  
XC3S1200E  
XC3S1600E  
Pin Name  
FG400  
Ball  
FG400  
Ball  
Bank  
Type  
Bank  
Type  
2
2
IP_L14P_2  
T9  
INPUT  
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
IO_L13P_3  
K6  
K2  
K3  
L7  
I/O  
LHCLK  
LHCLK  
LHCLK  
LHCLK  
LHCLK  
LHCLK  
LHCLK  
LHCLK  
I/O  
IP_L17N_2/M2/GCLK1  
P12  
DUAL/  
GCLK  
IO_L14N_3/LHCLK1  
IO_L14P_3/LHCLK0  
IO_L15N_3/LHCLK3/IRDY2  
IO_L15P_3/LHCLK2  
IO_L16N_3/LHCLK5  
IO_L16P_3/LHCLK4/TRDY2  
IO_L17N_3/LHCLK7  
IO_L17P_3/LHCLK6  
IO_L18N_3  
IO_L18P_3  
IO_L19N_3  
IO_L19P_3  
IO_L20N_3/VREF_3  
IO_L20P_3  
IO_L21N_3  
IO_L21P_3  
IO_L22N_3  
IO_L22P_3  
IO_L23N_3  
IO_L23P_3  
IO_L24N_3  
IO_L24P_3  
IO_L25N_3  
IO_L25P_3  
IO_L26N_3  
IO_L26P_3  
IO_L27N_3  
IO_L27P_3  
IO_L28N_3/VREF_3  
IO_L28P_3  
IO_L29N_3  
IO_L29P_3  
IO_L30N_3  
IO_L30P_3  
IP  
2
IP_L17P_2/RDWR_B/  
GCLK0  
P11  
DUAL/  
GCLK  
K7  
L1  
2
2
2
2
2
2
2
2
2
2
2
2
2
2
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
IP_L20N_2  
IP_L20P_2  
IP_L23N_2/VREF_2  
IP_L23P_2  
IP_L26N_2  
IP_L26P_2  
IP_L29N_2  
IP_L29P_2  
VCCO_2  
T12  
R12  
T13  
T14  
V14  
V15  
W16  
Y16  
R11  
U8  
INPUT  
INPUT  
VREF  
INPUT  
INPUT  
INPUT  
INPUT  
INPUT  
VCCO  
VCCO  
VCCO  
VCCO  
VCCO  
VCCO  
I/O  
M1  
L3  
M3  
M7  
M8  
M4  
M5  
N6  
M6  
N2  
N1  
P7  
N7  
N4  
N3  
R1  
P1  
R5  
P5  
T2  
R2  
R4  
R3  
T1  
U1  
T3  
U3  
V1  
V2  
F5  
G1  
G6  
H1  
J5  
I/O  
I/O  
I/O  
VREF  
I/O  
VCCO_2  
VCCO_2  
U14  
W5  
W11  
W17  
D2  
I/O  
VCCO_2  
I/O  
VCCO_2  
I/O  
VCCO_2  
I/O  
IO_L01N_3  
IO_L01P_3  
IO_L02N_3/VREF_3  
IO_L02P_3  
IO_L03N_3  
IO_L03P_3  
IO_L04N_3  
IO_L04P_3  
IO_L05N_3  
IO_L05P_3  
IO_L06N_3  
IO_L06P_3  
IO_L07N_3  
IO_L07P_3  
IO_L08N_3  
IO_L08P_3  
IO_L09N_3/VREF_3  
IO_L09P_3  
IO_L10N_3  
IO_L10P_3  
IO_L11N_3  
IO_L11P_3  
IO_L12N_3  
IO_L12P_3  
IO_L13N_3  
I/O  
D3  
I/O  
I/O  
E3  
VREF  
I/O  
I/O  
E4  
I/O  
C1  
I/O  
I/O  
B1  
I/O  
I/O  
E1  
I/O  
I/O  
D1  
I/O  
I/O  
F3  
I/O  
I/O  
F4  
I/O  
I/O  
F1  
I/O  
VREF  
I/O  
F2  
I/O  
G4  
G3  
G5  
H5  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
H3  
VREF  
I/O  
INPUT  
INPUT  
INPUT  
INPUT  
INPUT  
INPUT  
INPUT  
INPUT  
H2  
IP  
H7  
I/O  
IP  
H6  
I/O  
IP  
J4  
I/O  
IP  
J3  
I/O  
IP  
L5  
J1  
I/O  
IP  
L8  
J2  
I/O  
IP  
M2  
J6  
I/O  
DS312 (v4.2) December 14, 2018  
www.xilinx.com  
Product Specification  
212  
 复制成功!