Spartan-3E FPGA Family: Pinout Descriptions
FT256
Table 142: FT256 Package Pinout (Cont’d)
Bank
XC3S250E Pin Name
XC3S500E Pin Name
XC3S1200E Pin Name
Type
Ball
0
0
IO_L12P_0
IO_L12P_0
IO_L12P_0
IO_L13N_0
E8
I/O
N.C. ()
N.C. ()
IO_L13N_0
IO_L13P_0
C7
250E: N.C.
500E: I/O
1200E: I/O
0
IO_L13P_0
B7
250E: N.C.
500E: I/O
1200E: I/O
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
IO_L14N_0/VREF_0
IO_L14P_0
IO_L15N_0
IO_L15P_0
IO_L17N_0/VREF_0
IO_L17P_0
IO_L18N_0
IO_L18P_0
IO_L19N_0/HSWAP
IO_L19P_0
IP
IO_L14N_0/VREF_0
IO_L14P_0
IO_L14N_0/VREF_0
IO_L14P_0
D7
E7
VREF
I/O
IO_L15N_0
IO_L15N_0
D6
I/O
IO_L15P_0
IO_L15P_0
C6
I/O
IO_L17N_0/VREF_0
IO_L17P_0
IO_L17N_0/VREF_0
IO_L17P_0
A4
VREF
I/O
A5
IO_L18N_0
IO_L18N_0
C4
I/O
IO_L18P_0
IO_L18P_0
C5
I/O
IO_L19N_0/HSWAP
IO_L19P_0
IO_L19N_0/HSWAP
IO_L19P_0
B3
DUAL
I/O
C3
IP
IP
A3
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
GCLK
GCLK
INPUT
INPUT
VCCO
VCCO
VCCO
VCCO
DUAL
DUAL
DUAL
DUAL
IP
IP
IP
C13
C12
D12
C9
IP_L02N_0
IP_L02N_0
IP_L02N_0
IP_L02P_0
IP_L02P_0
IP_L02P_0
IP_L07N_0
IP_L07N_0
IP_L07N_0
IP_L07P_0
IP_L07P_0
IP_L07P_0
C10
B8
IP_L10N_0/GCLK9
IP_L10P_0/GCLK8
IP_L16N_0
IP_L10N_0/GCLK9
IP_L10P_0/GCLK8
IP_L16N_0
IP_L10N_0/GCLK9
IP_L10P_0/GCLK8
IP_L16N_0
A8
E6
IP_L16P_0
IP_L16P_0
IP_L16P_0
D5
VCCO_0
VCCO_0
VCCO_0
B5
VCCO_0
VCCO_0
VCCO_0
B12
F7
VCCO_0
VCCO_0
VCCO_0
VCCO_0
VCCO_0
VCCO_0
F10
R15
R16
P15
P16
N15
IO_L01N_1/A15
IO_L01P_1/A16
IO_L02N_1/A13
IO_L02P_1/A14
N.C. ()
IO_L01N_1/A15
IO_L01P_1/A16
IO_L02N_1/A13
IO_L02P_1/A14
IO_L03N_1/VREF_1
IO_L01N_1/A15
IO_L01P_1/A16
IO_L02N_1/A13
IO_L02P_1/A14
IO_L03N_1/VREF_1
250E: N.C.
500E: VREF
1200E: VREF
1
N.C. ()
IO_L03P_1
IO_L03P_1
N14
250E: N.C.
500E: I/O
1200E: I/O
1
1
1
IO_L04N_1/VREF_1
IO_L04P_1
IO_L04N_1/VREF_1
IO_L04P_1
IO_L04N_1/VREF_1
IO_L04P_1
M16
N16
L13
VREF
I/O
N.C. ()
IO_L05N_1
IO_L05N_1
250E: N.C.
500E: I/O
1200E: I/O
DS312 (v4.2) December 14, 2018
www.xilinx.com
Product Specification
187
XILINX [ XILINX, INC ]
