R
Pinout Descriptions
Table 31: FG484 Package Pinout
Table 31: FG484 Package Pinout
XC3S1600E
Pin Name
FG484
Ball
XC3S1600E
Pin Name
FG484
Ball
Bank
Type
I/O
Bank
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Type
I/O
1
1
1
1
1
1
1
IO_L15N_1
N18
N19
N16
N17
M20
N20
M22
IO_L30N_1
H17
G17
F22
G22
F20
G20
G18
G19
D22
E22
F19
F18
E20
E19
C21
C22
B21
B22
D20
F21
G16
H16
J16
IO_L15P_1
I/O
IO_L30P_1
I/O
IO_L16N_1/A11
IO_L16P_1/A12
IO_L17N_1/VREF_1
IO_L17P_1
DUAL
DUAL
VREF
I/O
IO_L31N_1
I/O
IO_L31P_1
I/O
IO_L32N_1
I/O
IO_L32P_1
I/O
IO_L18N_1/A9/RHCLK1
RHCLK/
DUAL
IO_L33N_1
I/O
IO_L33P_1
I/O
1
1
1
1
1
1
1
IO_L18P_1/A10/RHCLK0
N22
M16
M15
L21
L20
L19
L18
RHCLK/
DUAL
IO_L34N_1
I/O
IO_L34P_1
I/O
IO_L19N_1/A7/RHCLK3/
TRDY1
RHCLK/
DUAL
IO_L35N_1
I/O
IO_L19P_1/A8/RHCLK2
RHCLK/
DUAL
IO_L35P_1
I/O
IO_L36N_1
I/O
IO_L20N_1/A5/RHCLK5
RHCLK/
DUAL
IO_L36P_1
I/O
IO_L37N_1/LDC0
DUAL
DUAL
DUAL
DUAL
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
IO_L20P_1/A6/RHCLK4/
IRDY1
RHCLK/
DUAL
IO_L37P_1/HDC
IO_L21N_1/A3/RHCLK7
RHCLK/
DUAL
IO_L38N_1/LDC2
IO_L38P_1/LDC1
IO_L21P_1/A4/RHCLK6
RHCLK/
DUAL
IP
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
IO_L22N_1/A1
IO_L22P_1/A2
IO_L23N_1/A0
IO_L23P_1
K22
L22
K17
K16
K19
K18
K15
J15
J20
J21
J17
J18
H21
H22
H20
H19
DUAL
DUAL
DUAL
I/O
IP
IP
IP
IP
IO_L24N_1
IO_L24P_1
I/O
IP
J22
I/O
IP
K20
L15
M18
N15
N21
P20
R15
T17
T20
U18
D21
IO_L25N_1
IO_L25P_1
I/O
IP
I/O
IP
IO_L26N_1
IO_L26P_1
I/O
IP
I/O
IP
IO_L27N_1
IO_L27P_1
I/O
IP
I/O
IP
IO_L28N_1/VREF_1
IO_L28P_1
VREF
I/O
IP
IP
IO_L29N_1
IO_L29P_1
I/O
IP
I/O
IP/VREF_1
64
www.xilinx.com
DS312-4 (v1.1) March 21, 2005
Advance Product Specification
XILINX [ XILINX, INC ]
