R
Pinout Descriptions
Table 152: FG400 Package Pinout (Continued)
Table 152: FG400 Package Pinout (Continued)
XC3S1200E
XC3S1200E
XC3S1600E
Pin Name
FG400
Ball
XC3S1600E
Pin Name
FG400
Ball
Bank
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
Type
DUAL
DUAL
DUAL
DUAL
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
VREF
VCCO
VCCO
VCCO
VCCO
VCCO
VCCO
I/O
Bank
Type
I/O
IO_L29N_1/LDC0
D18
E18
C19
C20
B20
G15
G18
H14
J15
L18
M20
N14
N20
P15
R16
R19
E19
K18
D19
G17
K15
K19
N17
T19
P8
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
IO_L04N_2
Y4
W4
T6
IO_L29P_1/HDC
IO_L04P_2
I/O
IO_L30N_1/LDC2
IO_L06N_2
I/O
IO_L30P_1/LDC1
IO_L06P_2
T5
I/O
IP
IO_L07N_2
U7
V7
R7
T7
I/O
IP
IO_L07P_2
I/O
IP
IO_L09N_2/VREF_2
IO_L09P_2
VREF
I/O
IP
IP
IO_L10N_2
V8
W8
U9
V9
Y8
Y9
W10
I/O
IP
IO_L10P_2
I/O
IP
IO_L12N_2
I/O
IP
IO_L12P_2
I/O
IP
IO_L13N_2
I/O
IP
IO_L13P_2
I/O
IP
IO_L15N_2/D6/GCLK13
DUAL/
GCLK
IP
2
2
2
2
2
IO_L15P_2/D7/GCLK12
IO_L16N_2/D3/GCLK15
IO_L16P_2/D4/GCLK14
IO_L18N_2/D1/GCLK3
IO_L18P_2/D2/GCLK2
W9
P10
R10
V11
V10
DUAL/
GCLK
IP/VREF_1
IP/VREF_1
DUAL/
GCLK
VCCO_1
VCCO_1
DUAL/
GCLK
VCCO_1
DUAL/
GCLK
VCCO_1
VCCO_1
DUAL/
GCLK
VCCO_1
IO
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
IO_L19N_2/DIN/D0
IO_L19P_2/M0
IO_L21N_2
Y12
Y11
U12
V12
W12
W13
U13
V13
P14
R14
Y14
Y15
T15
U15
V16
U16
DUAL
DUAL
I/O
IO
P13
R9
I/O
IO
I/O
IO
R13
W15
Y5
I/O
IO_L21P_2
I/O
IO
I/O
IO_L22N_2/VREF_2
IO_L22P_2
VREF
I/O
IO
I/O
IO
Y7
I/O
IO_L24N_2
I/O
IO
Y13
N11
T11
Y3
I/O
IO_L24P_2
I/O
IO/D5
DUAL
DUAL
VREF
VREF
DUAL
DUAL
DUAL
DUAL
IO_L25N_2
I/O
IO/M1
IO_L25P_2
I/O
IO/VREF_2
IO_L27N_2/A22
IO_L27P_2/A23
IO_L28N_2
DUAL
DUAL
I/O
IO/VREF_2
Y17
V4
IO_L01N_2/INIT_B
IO_L01P_2/CSO_B
IO_L03N_2/MOSI/CSI_B
IO_L03P_2/DOUT/BUSY
U4
IO_L28P_2
I/O
V5
IO_L30N_2/A20
IO_L30P_2/A21
DUAL
DUAL
U5
218
www.xilinx.com
DS312-4 (v3.8) August 26, 2009
Product Specification
XILINX [ XILINX, INC ]
