欢迎访问ic37.com |
会员登录 免费注册
发布采购

VG366440(80/16)41DT(L)-8H 参数 Datasheet PDF下载

VG366440(80/16)41DT(L)-8H图片预览
型号: VG366440(80/16)41DT(L)-8H
PDF下载: 下载PDF文件 查看货源
内容描述: CMOS同步动态RAM [CMOS Synchronous Dynamic RAM]
分类和应用:
文件页数/大小: 69 页 / 1363 K
品牌: VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
 浏览型号VG366440(80/16)41DT(L)-8H的Datasheet PDF文件第37页浏览型号VG366440(80/16)41DT(L)-8H的Datasheet PDF文件第38页浏览型号VG366440(80/16)41DT(L)-8H的Datasheet PDF文件第39页浏览型号VG366440(80/16)41DT(L)-8H的Datasheet PDF文件第40页浏览型号VG366440(80/16)41DT(L)-8H的Datasheet PDF文件第42页浏览型号VG366440(80/16)41DT(L)-8H的Datasheet PDF文件第43页浏览型号VG366440(80/16)41DT(L)-8H的Datasheet PDF文件第44页浏览型号VG366440(80/16)41DT(L)-8H的Datasheet PDF文件第45页  
VG36644041DT / VG36648041DT / VG36641641DT  
CMOS Synchronous Dynamic RAM  
VIS  
Self Refresh (Entry and Exit)  
CLK can be Stopped**  
T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 T10 T11 T12 T13 T14 T15 T16 T17 T18 T19 T20 T21 T22  
CLK  
CKE  
t
t
SRX  
SRX  
t
CKS  
t
CKS  
CS  
RAS  
CAS  
WE  
*BS0  
A10  
ADD  
DQM  
t
t
RC  
RC  
Hi-Z  
DQ  
All Banks  
must be idle  
Self refresh  
Entry  
Self Refresh  
Exit  
Self Refresh  
Entry  
Activate  
Command  
Self Refresh  
Exit  
* BS1=”L”, Bank C,D = Idle  
* Clock can be stopped at CKE=Low. If clock is stopped, it must be restarted/stable for 4 clock cycles before CKE=High  
Document :1G5-0177  
Rev.2  
Page41  
 复制成功!